CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - LPF

搜索资源列表

  1. FIR低通滤波器部分模块

    0下载:
  2. 一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db.用MAXPLUS2设计与仿真。-This is a FIR LPF, with -30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5244
    • 提供者:吴健宇
  1. lpf.rar

    0下载:
  2. 实现TI28335串行通信SCI,使用FIFO模式,字节数可设定,TI28335 achieve serial communication SCI, using the FIFO mode, number of bytes can be set
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:1643
    • 提供者:lpf
  1. lpf

    0下载:
  2. 实现低通采样功能的vhdl代码,可在quartus里运行。-The achievement of low-pass function vhdl sample code can be run in quartus.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4323
    • 提供者:
  1. MSP430_FIR

    0下载:
  2. 430汇编滤波器实例from 10Hz to 3990 Hz.-This code calls a Digital FIR High-pass Filter assembly function "FIR_filter" and obtains the gain for frequency starting from 10Hz to 3990 Hz. The filter coefficients conform wit
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-02
    • 文件大小:489958
    • 提供者:fzh
  1. Untitled

    0下载:
  2. reconstruct signal with lpf & butterworth filter
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:840
    • 提供者:reza
  1. 83390078DDS

    0下载:
  2. DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器(LPF)。频率累加器对输入信号进行累加运算,产生频率控制数据X(frequency data或相位步进量)。相位累加器由N位全加器和N位累加寄存器级联而成,对代表频率的2进制码进行累加运算,是典型的反馈电路,产生累加结果Y。幅度/相位转换电路实质上是一个波形寄存器,以供查表使用。读出的数据送入D/A转换器和低通滤波器。-DDS works
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-17
    • 文件大小:43774
    • 提供者:394177191
  1. Verilog

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-12
    • 文件大小:13293
    • 提供者:明义
  1. 12dac

    0下载:
  2. 自己编的12位dac 不过需要外接滤波器才可以看得更好些-a 12bit dac need a lpf which can view clearly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:556
    • 提供者:王鹏
  1. sloa093

    0下载:
  2. Filter Design lpf-hpf-bpf
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:264647
    • 提供者:ayman elrodiny
  1. LPF

    0下载:
  2. 数字低通FIR滤波器Verilog实现代码-Verilog digital FIR filter implementation code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:4013
    • 提供者:程超
  1. AD9954

    0下载:
  2. 设计背景:近年来现场可编程门阵列( FPGA) 技术得到了迅速的发展和广泛的应用, 其资源容量、工作频率以及集成度都得到了极大的提高, 使得利用FPGA 实现某些专用数字集成电路得到了大家的关注, 而基于FPGA 实现的直接数字频率合成器即DDS(Direct Digital Synthesizer)则更具其优点, 有着灵活的接口和控制方式、较短的转换时间、较宽的带宽、以及相位连续变化和频率分辨率较高等优点, 其也为设计者在此基础之上实现电路集成提供了另一种方法,同D/ A 转换器和低通滤波器(
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:75433
    • 提供者:吴飞飞
  1. FIR-Filter

    0下载:
  2. FIR Digital Filters for 4-tap. Its is a general code, change coefficients to design HPF and LPF.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:113241
    • 提供者:Sameet A. Khan
  1. LPF-Steped-Impedance-1.5Ghz-4-Orde

    0下载:
  2. Stepped Impedance Filter 4th order at 1,5 GHz
  3. 所属分类:SCM

    • 发布日期:2017-04-15
    • 文件大小:7570
    • 提供者:Eka N
  1. main

    2下载:
  2. 本项目是基于Cortex-M3 的地沟油快速检测装置,旨在实现“地沟油”快速,现场检测。MCU控制可编程的直接数字频率合成器(DDS)产生正弦激励信号,经过可变增益放大器(VGA)和低通滤波器(LPF)作用于食用油阻抗传感器(实验室制作)信号经过仪器放大器送入微控制器(MCU)的模数转化(ADC)通道,MCU对采集的信号通过快速傅里叶变换(DFT)处理,实现食用油阻抗与相角的检测;USB和以太网接口,可与计算机通讯,以便对采集的数据进行存储和分析。-The project is based on
  3. 所属分类:SCM

    • 发布日期:2016-05-20
    • 文件大小:3072
    • 提供者:
  1. NAND_flash_verilog_vhdl

    2下载:
  2. 很好的NAND Flash 硬件驱动语言,支持VHDL和verilog 语言方便移植,如果有想用FPGA直接驱动NAND flash而又不知如何下手的朋友肯定喜欢。- NAND Flash Controller Reference Design =============================================================================== File List 1.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-19
    • 文件大小:1192960
    • 提供者:cuiwei
  1. IIr-filters

    0下载:
  2. infinite impulse response filters (IIR).. included LPF,HPF, BPF and BSF.. both butteworth and chebyshev-infinite impulse response filters (IIR).. included LPF,HPF, BPF and BSF.. both butteworth and chebyshev..
  3. 所属分类:DSP program

    • 发布日期:2017-04-13
    • 文件大小:3023
    • 提供者:Ljv12
  1. rms_cal

    0下载:
  2. 基于VHDL的有效值求取,内含低通滤波子模块-RAM CAL with LPF by VDHL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4536
    • 提供者:黎明
  1. lpf

    0下载:
  2. 利用altera的IP核构建的并行数字滤波器,实现100kHZ低通,带外抑制40dB-Altera use IP cores constructed parallel digital filters achieve 100kHZ low pass, band rejection of 40dB
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:13657898
    • 提供者:周正坤
  1. LPF

    1下载:
  2. 基于ADS硬件仿真平台,实现了一个低通滤波器的设计(Based on ADS, a low pass filter is designed.)
  3. 所属分类:硬件设计

    • 发布日期:2018-05-06
    • 文件大小:4086784
    • 提供者:chexiaoyu
搜珍网 www.dssz.com