搜索资源列表
Example-b3-1
- 使用Quartus II设计FPGA的应用设计实例 “\\Example-b3-1\\uart_regs\\src”目录下为设计源文件 “\\Example-b3-1\\uart_regs\\core”目录下为Altera的IP宏功能模块 “\\Example-b3-1\\uart_regs\\sim\\funcsim”目录下为功能仿真文件 “\\Example-b3-1\\uart_regs\\sim\\p
Counter_VhdlCode
- it is a simple counter written in vhdl , can be simulated using model sim worked on xillinx for fpga.
VHDL LCD
- Using VHDL written LCD tool
BT1120编解码时序量产代码
- BT1120 模块化代码，共享给大家，需要FPGA 实现BT1120 编码或者解码功能绝对有用，包含编码、解码、仿真文件(BT1120 encode & BT1120 decode & sim)
sobel
- 由Verilog编写在FPGA实现sobel算法应用于图像边缘检测，工程文件可在quartus13.1以上版本打开；工程使用到ram、fifo、pll三种ip核，design文件夹下包含ram、fifo、vga控制以及串口收发和sobel算法模块，sim和doc文件夹下分别包含modelsim的仿真模块和仿真结果；测试时将200*200分辨率的图片用matlab文件夹下的matlab脚本压缩、二值化，再将生成文件中数据用串口发给FPGA，边缘检测结果会通过VGA输出。(Written by Ve