CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - VHDL for JK FLIP FLOP

搜索资源列表

  1. vhdl

    1下载:
  2. 包括一个8位D触发器、一个jk触发器、一个10的计数器。适合初学者和开发人员-Including an 8-bit D flip-flop, a jk flip-flop, a 10-counter. Suitable for beginners and developers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-02-07
    • 文件大小:1.1kb
    • 提供者:龚成
  1. bhgfdti

    0下载:
  2. 含有七人表决器,格雷码变换电路,英文字符显示电路,基本触发器(D和JK),74LS160计数器功能模块,步长可变的加减计数器-Containing seven people vote, and Gray code conversion circuit, the English characters display circuit, the basic flip-flop (D and JK), 74LS160 counter function modules, variable-step add
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:413.86kb
    • 提供者:俞皓尹
  1. vhdl_jk

    0下载:
  2. 本程序通过使用vhdl语言描述JK触发器,实现了JK触发器的四个工作状态,进而我们可以将其应用到其他使用JK触发器的电路中-The procedure by using vhdl language to describe the JK flip-flop, JK flip-flop realized the four working state, then we can apply it to others using the JK flip-flop circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:197.24kb
    • 提供者:刘轶龙
  1. jkandTflipflop

    0下载:
  2. this project is based on jk and t flip flop using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be used for the final year project for e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:80.67kb
    • 提供者:jatab
  1. jk

    0下载:
  2. 触发器设计范例,JK触发器的VHDL实现-Trigger for example, JK flip-flop of VHDL implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:284.58kb
    • 提供者:宋茜
  1. counter

    0下载:
  2. -- Mod-16 Counter using JK Flip-flops -- Structural descr iption of a 4-bit binary counter. -- The first two design entities describe a JK flip-flop and a 2-input AND gate respectively. -- These are then packaged together along with a signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.19kb
    • 提供者:jgc
  1. vhdl-code-for-jk-flip-flop

    0下载:
  2. vhdl program of jk flip flop. positive edge triggerd. the test bench is also available with the code. a simple program to start with vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:11.39kb
    • 提供者:nasimus
  1. jkchufaqi

    0下载:
  2. 此程序是根据jk触发器的功能用VHDL语言描写的jk触发器,供同学们学习交流-This program is based on the jk flip-flop functions with VHDL descr iption jk flip-flop for students learning exchanges
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:108.43kb
    • 提供者:魏银玲
搜珍网 www.dssz.com