搜索资源列表
-
0下载：
一个关于MEMORY设计的原代码,使用VERILOG编写的 希望对大家有些帮助-one of the original Memory design code prepared by the use of verilog we hope to help some
-
-
0下载：
Xilinx EDK中SOC使用外部存储器接口（EMC）的方法，并用ISP1581举例说明了如何与时分复用总线（8051单片机总线）设备进行连接，有Verilog源代码。,Xilinx EDK in SOC using external memory interface (EMC) methods, and examples of how ISP1581 with the TDM bus (8051 bus) devices to connect, there Verilog source co
-
-
1下载：
第十章的代码。
本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相
-
-
3下载：
第六章到第九章的代码
本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
-
-
1下载：
fpga的FLASH读写VERILOG代码。希望对大家有用-the verilog code of fpga read/write flash
-
-
0下载：
Verilog写的内存控制器代码.
很好,很容易看懂-Verilog code to write the memory controller
-
-
0下载：
CAM is useful vhdl code to understand its architecture which helps to write any code
-
-
0下载：
Verilog hdl code for representing ram and rom "memory" using many methods
-
-
0下载：
I2c的Verilog描述，可以读取at24c512存储器-I2c the Verilog descr iption can be read at24c512 memory
-
-
0下载：
-
-
0下载：
This code is a SDRAM Controller IP Core for FPGA to interface with SDRAM Memory.
This code is Verilog.
This code is based Xilinx FPGA Playform.
-
-
0下载：
Sony - memory stick pro controller
(verilog)-Sony- memory stick pro controller
(verilog)
-
-
0下载：
第十一章到第十三章的代码
本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
-
-
0下载：
This single cycle 16-bit computer with testbenches written in Verilog.
It shows a result based on the instruction memory.
I also included documents about the structure of the single cycle computer-This is single cycle 16-bit computer with testben
-
-
0下载：
instruction memory code in verilog for pipeline processor
-
-
0下载：
本文主要讨论了Verilog语言的基于DDS的波形发生器的设计。从设计要求入手，本文给出了DDS的详细设计过程，包括各个模块的设计思想，电路图，Verilog语言程序代码。其大致思想为通过频率控制字和相位控制字去控制正弦函数的ROM存储表的地址并对应着得到其幅度值，最终达到输出需要波形的目的。-This paper mainly discusses the design of the Verilog language, the DDS-based waveform generator. Star
-
-
0下载：
存储器verilog仿真代码，可以产生仿真向量对存储器测试。flash存储器选用march算法进行仿真测试。-Memory Verilog simulation code, you can generate simulation vector on the memory test. Flash memory selection of March algorithm simulation test.
-
-
0下载：
该代码完成存储器的数据存储和读取功能，该芯片是一款Atmel的SPI接口的EEPROM存储芯片。(The code completes the memory data storage and reading function, the chip is a Atmel SPI interface EEPROM memory chip.)
-
-
0下载：
DAC_AD9708的verilog hdl 代码，简单易懂，AD9708为top文件，需要自己配置只读存储器，输出正弦波。(DAC_AD9708 verilog HDL code, AD9708 for top file, need to configure read only memory, output sine wave.)
-
-
1下载：
FPGA 读写 SRAM 存储块，verilog代码(Read and write SRAM memory block and Verilog code in FPGA)
-
