搜索资源列表
logic
- 5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 运算结果暂存在寄存器D中，然后输出。 -5 of the operand X and Y after the temporary importation of A and B in the register, the two operational c
tx
- 通信协议： 第1字节，MSB为1，为第1字节标志，第2字节，MSB为0，为非第一字节标志，其余类推……，最后一个字节为前几个字节后7位的异或校验和。 测试方法：可以将串口调试助手的发送框写上 95 10 20 25，并选上16进制发送，接收框选上16进制显示，如果每发送一次就接收到95 10 20 25，说明测试成功。 //这是一个单片机C51串口接收（中断）和发送例程，可以用来测试51单片机的中断接收 //和查询发送，另外我觉得发送没有必要用中断，因为程序的开
SmartDraw6.0
- SmartDraw6.0:组成原理课程设计的绘制流程图的好工具内附(本人设计的微指令流程图(有JG,JL,MOV,MOVX,OR,XOR,ADC,SUC,XCHG,IN,OUT,直接寻址,间接寻址,变址寻址等)-SmartDraw6.0: Principles of curriculum design components of a good tool for drawing flow chart attached (I designed the microinstruction flow ch
RD_util2
- verilog utilities such as and, xor, xnor etc
ALU
- 算术逻辑部件的verilog代码，它能够实现半加器、全加器、比较、按位与、按位或、按位异或、加一、减一的操作-Arithmetic logic unit of the verilog code, it can achieve half adder, full adder, compare, bitwise and, bitwise or, bitwise xor, plus one, minus one operation
debussy53
- Ultimate CRC is a CRC generator/checker. Using generics the core can be fully customized. It creates a function of the data input and the CRC register using XOR-logic. Although the levels of logic gets very high for wide data inputs, the throughput s
alu_32_bit
- 32位基本运算器的功能，加法，减法，或，异或，与等基本功能-32 basic calculator functions, addition, subtraction, or, XOR, and other basic functions
msp430F135jianpan
- msp430F135键盘扫描程序，由2片74HC595串连构成的动态扫描LED数码管显示，通过 P1 异或 来取反 P1.5；软件循环延时-msp430F135 keyboard scanner, constituted by the two 74HC595 serial dynamic scanning LED digital display, by P1 XOR to take anti-P1.5 software delay loop
communications_1
- 用vhdl代码描述的通信系统仿真程序。包括信源（20位m序列），crc编码（采用串行算法），加噪（用22位m序列产生稀疏的1，然后和编码后的数据异或）。-Vhdl code with the simulation program described in the communication system. Including the source (20 m sequence), crc code (using the serial algorithm), noise (with 22 m se
communications_2
- 用vhdl代码描述的通信系统仿真程序。包括信源（20位m序列），crc编码（采用串行算法），加噪（用22位m序列产生稀疏的1，然后和编码后的数据异或），crc解码，数据串行输出。 -Vhdl code with the simulation program described in the communication system. Including the source (20 m sequence), crc code (using the serial algorithm), no
Logicos
- Is a Simple andOr, xor, sr circuit on Verilog and his testBench
sdsdsd
- Cpu 8bit. Vorks good. Taking all instructions, sdo OR Xor and athor... Is registers
shift_register
- It is noise generator.it is a linear feedback 16 shift-registe where the bits 15,14,12,3 are fed back via xor gates.make random signal close to real noise
8CPU
- 指令寄存器：在触发时钟的正沿触发下，寄存器将数据总线送来的指令存入寄存器； 累加器用于存放当前的结果，它也是双目运算的一个数据来源； 算术逻辑运算单元根据输入的8种不同操作码实现相应的加、与、异或、或等8种基本操作运算； 状态控制器实际上就是一个状态机，它是CPU的控制核心，用于产生一系列的控制信号，启动或停止某些部件。CPU何时进行读指令、读写I/O端口、对ROM数据的读取等操作，都是由状态机来控制的； -Instruction Register: The trigger is
ass1_2_hamming
- Hamming codes are a class of binary linear codes. They can detect up to two simultaneous bit errors, and correct single-bit errors. In particular, a single-error-correcting and double error detecting variant commonly referred to SECDED.-a) Develop a
xor_encryption
- A simple XOR encryption using verilog.
lab1
- 本实验主要设计基本的门电路，包括两输入与门，两输入与非门，两输入或门，两输入 或非门，两输入异或门，两输入同或门。-In this study, the basic design of the main gates, including two input AND gate, two input NAND gate, two input OR gate, the two input NOR gate, the two input XOR gate with two input OR gate
perceptron
- Perceptron implementation for the logic ports: and, or, not and xor.
alu
- 本程序实现算术逻辑单元（ALU）设计，包括：清零、逻辑乘、逻辑加、异或、算术加、左移、右移等等功能。-Arithmetic logic unit to achieve the program design, including: clear, logical multiplication, logical add, XOR, arithmetic plus, left, right, and so function
TTL-CMOS-Tester
- BASCOM-AVRTTL和CMOS集成电路测试项目： 这个项目是一个图形化的逻辑IC测试仪。支持这一方案六个著名逻辑IC ，NAND，OR，NOR，XOR，NOT。 CMOS（40xy）或TTL（74xy）系列兼容这个项目。-TTL and CMOS IC Tester Project: This project is a graphical logic IC tester. this program support six famous logic ic AND, NAND,