搜索资源列表
M430_RTOS_For_IAR_v3.42a
- 一个使用MSP430汇编语言写的 RTOS,此版本为 V1.1 版并已修正过在 IAR MSP430 V3.42A 编译后可于 Simulator 下正常调度工作了,其中设置的六个任务上都下了断点,方便在 Simulator 下观测任务调度,兹将原使用说明详列如下: M430/OS 演示程序 V1.1 版,此演示程序包含六个任务： softclock 软时钟任务 task1 向端口2的每个管脚输出方波的任务 task2 向端口3的每个管脚输出方波的任务 task3 向端口4的
keytobcd
- 51的汇编,只须输入健值led段码自动向左移位回车后输出bcd浮点数格式,径调试ok,付详细说明
RTC_PCF8563driver_HardwareIIC_C8051F040
- MCU:c8051f040用自带的IIC控制器读写实时钟芯片PCF8563,该驱动代码接口简单,已完成BCD码到十进制码转换.
xianshi
- 利用查表程序可以完成BCD与七段码的转换,从而取代硬件七段译码电路，查表程序本身并无复杂之处， 需要注意的是七段码的取值，因为七段数码管有共阳极及共阴极之分. 共阳极是低电平有效时有效输入。 共阴极是高电平时有效输入(所以在C51单片机要使发光二极管点亮, 数码管是共阳极的就要让I/O口的电位变为低电位.如果是共阴极的就是合I/O口的电位变为高电位)， 因些不同的器件会有不同的数码值。 另外引脚信号与码位的对应关系也会影响码值, 即引脚可以由高到低排列(7-1),
VerilogHDL
- Verilog编程实例，主要使用Verilog语言设计译码器，将二进制转换为BCD码。
bcd
- 功能：多字节ＢＣＤ码加法和减法 入口条件：字节数在R7中，被加数在[R0]中，加数在[R1]中。 出口信息：和在[R0]中，最高位进位在CY中。 影响资源：PSW、A、R2 堆栈需求： ２字节
8253
- 用8253作为秒定时器，每0.1秒8253周期定时中断，8253的OUT0接到8259的IRO端，8259向8086产生中断请求，中断类型号为08H。程序开辟秒、分、小时、寄存器单元，秒寄存器每记数满60，分寄存器值加1，同时秒寄存器清0。分寄存器每记数满60，小时寄存器值加1，同时分寄存器清0。秒、分、小时寄存器中的二进制值转换成BCD码后，送6位LED数码管显示。
A_digita_clock_made_by_Microchip
- 本次设计中以单片机的发展过程和发展方向为背景，介绍了单片机的输入输出的工作原理和操作方法，中断的工作原理和操作方法。4511的工作原理和操作方法，LED的内部结构。电路设计及调试过程。 本次做的数字钟是以单片机（AT89C51）为核心，结合相关的元器件（共阴极LED数码显示器、BCD-锁存/7段译码/驱动器CC4511等），再配以相应的软件，达到制作简易数字钟的目的，其硬件部分难点在于元器件的选择、布局及焊接。
adc
- 编写verilog代码 利用实验箱上的A/D芯片完成模数转换。输入电压由实验箱提供，其幅值在0~5V间变化，由电位器控制。输出信号显示输入的模拟电压值，由数码管显示为2位BCD码的形式。
cymometer
- 频率计的程序 * 包含：外部中断设置，中断服务程序，定时程序，定时服务程序 * 以及数据处理，显示，包括 三位十进制数转化为四位BCD码，
shuzixitongshiyan
- 这个给QuartusII初学者用的，里面很清楚的通过几个例子来告诉怎么运用QuartusII． 实验1：Quartus入门 实验2：简单的组合逻辑电路设计 实验3：七段数码管显示 实验4：BCD码显示及运 实验5：触发器和计数器 实验6：存储器的设计 实验7：基于DE2 的SOPC系统开发附录：
Barcode
- 将输入的货号转化为压缩的BCD格式.如果长度不满14,则以右对齐
DS1802qudongProcedures
- 温度传感器DS18B02与单片机连接的驱动的Procedures，采用晶振：12M，这个主要包含读出转换后的温度值、读DS18B20的程序,从DS18B20中读出一个字节的数据，写DS18B20的程序、读DS18B20的程序,从DS18B20中读出两个字节的温度数据、-将从DS18B20中读出的温度数据进行转换、将16进制的温度数据转换成压缩BCD码、DS18B20初始化程序等组成。
BCD_2_EX3
- BCD码 TO 余3码 转化器 Verilog
DS1302+d7279
- 功能:时钟DS1302的读写 hd7279显示显示分 小时 说明： (1)每次上电时，必须把秒寄存器高位设置为0，时钟才能走时 (2)如果每次需要写入数据和时钟日历信息，须将\"写保护\"寄存器设置成为0 (3)P0低4位接段码，高4位接位选，从DS1302中读出来的是BCD码 (4)TS=1010,DS=01,RS=01(在Vcc1与Vcc2之间接2K电阻) (5)初始时间设置为05年 6月 10日 星期1 8:
eecadd_8
- 此程序用VHDL语言编写，在四位加法器基础上完成8位二进制加法，输出是BCD码
add_32_bcd
- 此程序采用VHDL语言，完成在32位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的32位二进制加法器
te187
- 基于高速串行BCD 码除法的数字频率计的设计
eda
- 用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器
MSC51-FTOD
- 程序说明:浮点数变为压缩BCD码,保存在以数组中 第1字节的位7:0正,1负.位6:0(位5--0代表小数点前的位数),1(位5--0代表小数 点后0的位数) 2--4字节为压缩BCD码,有效位为7位,3个半字节，最后半个字节请使用者自行放 弃 程序占用资源PSW,A,B,DPTR,R0--R7,SP深度6,RAM 5个放数据 keil 兼容,调用KEIL 的FPMUL子程序。 程序作者:*************陈远征**************