CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - clock eda

搜索资源列表

  1. eda.rar

    0下载:
  2. 使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟,The use of VHDL language programming, burn in the chip to run the last 5 seconds short bell ring 4 final say sound a long tone of digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:862byte
    • 提供者:zhyanh1118
  1. eda-chengxu

    0下载:
  2. VHDL语言源程序,使用元件例化的方法设计简易数字钟-VHDL language source code, the use of components instantiated designed simple digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.02kb
    • 提供者:gaoxue
  1. eda

    0下载:
  2. 利用ATMEL公司的QUETUSii软件编写的verilog语言程序,实现一个带复位、调整时间功能的电子钟,以数码管显示时间,调整时间时调整位闪烁-ATMEL Corporation QUETUSii using software written in verilog language program, the realization of a zone reset, adjust the time function of the electronic clock to digital disp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.52mb
    • 提供者:秦玉龙
  1. EDA

    0下载:
  2. 数字钟的实现 FPGA上运行 VHDL编写-Digital clock running on the FPGA to achieve the preparation of VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:16.35mb
    • 提供者:周蕾
  1. EDA

    0下载:
  2. 基于VHDL语言,用Top_Down的思想进行设计的数字钟。-Based on the VHDL language, using design thinking Top_Down the digital clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:202.54kb
    • 提供者:liyongfeng
  1. EDA

    0下载:
  2. 用VHDL语言编写的时钟显示的源程序代码-VHDL language used to display the clock source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:shulin
  1. EDA

    0下载:
  2. EDA实验讲义GK 包含GW48 EDA系统使用说明以及许多实例。比如有时钟使能的两位十进制计数器原理图输入设计、用状态机对ADC0809的采样控制电路实现、硬件电子琴电路设计-EDA experimental GK notes GW48 EDA system contains, as well as many examples of use. For example, there are two clock-enabled input decimal counter schematic des
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:153.67kb
    • 提供者:lsp
  1. clock

    0下载:
  2. 以前做的EDA课程设计,CLOCK,可设置时间的,6位数码管显示-Done before the EDA curriculum design, CLOCK, may set the time, digital tube display 6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.02mb
    • 提供者:王志杰
  1. EDA

    0下载:
  2. 通过MAXPLUS软件做时钟信号发生器,可通过外部的拨码开关进行清零和预置数-Software made by MAXPLUS clock signal generator is available through an external DIP switch and preset number of cleared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.35mb
    • 提供者:易木
  1. VHDL

    0下载:
  2. (1)用VHDL语言编写程序,在EDA实验板上实现 (2)能正常计时。显示模式分为两种,即24小时制和12小时制。其中12小时制须显示上,下午(用指示灯显示)。时,分,秒都要显示。 (3). 手动校准电路。用一个功能选择按钮选择较时,分功能,用另一个按钮调校对应的时和分的数值。 用VHDL语言编写程序,在EDA实验板上实现 (4) 整点报时。 (5). 闹钟功能。 (6).秒表功能。-(1) using VHDL language program, in the EDA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3.97kb
    • 提供者:malon
  1. EDA

    0下载:
  2. EDA数字电子钟课程设计。时钟自动计时,并且将计时数据传送至显示管显示。-EDA digital electronic clock curriculum design. Clock automatic timing, and timing data will be sent to the display tube display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4.86kb
    • 提供者:xiaokun
  1. clock

    1下载:
  2. vhdl做的简单的时钟,显示时分秒,可调时分,亮度。eda课程设计时所作。-vhdl do a simple clock display minutes and seconds, adjustable hours, brightness. eda made in curriculum design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.9kb
    • 提供者:shuoyoung
  1. clock

    0下载:
  2. 多功能数字钟,VHDL语言编写;是EDA学习中常见问题-CLOCK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.33kb
    • 提供者:许诺
  1. eda

    0下载:
  2. 8bit code clock 是一种8位密码锁,有不错的仿真和编译功能,对我们的学习EDA又很大帮助-EDA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:605.18kb
    • 提供者:江华
  1. EDA

    0下载:
  2. 设计数字钟电路满足以下要求 ○1、具有时,分,秒,计数显示功能,以24小时循环计时。 ○2、具有清零,调节小时、分钟功能。 ○3、具有整点报时功能,整点报时的同时LED灯花样显示。 -Digital clock circuit designed to meet the following requirements ○ 1, with the hours, minutes, seconds, counting display, 24-hour cycle time. ○ 2, wi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:696.5kb
    • 提供者:孙飞飞
  1. multifunction-digital-clock

    0下载:
  2. EDA课程设计多功能数字时钟的设计程序源码,在Cyclone II上验证成功!-EDA curriculum design process multifunction digital clock source, the Cyclone II verify success!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:100.52kb
    • 提供者:lwqq
  1. eda

    2下载:
  2. 南京理工大学EDA实验多功能数字钟+闹钟+dds+am调幅。-Nanjing University of EDA test multifunction digital clock+ alarm+ dds+ am AM.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.77mb
    • 提供者:吴逸汀
  1. EDA-programming-electric-clock

    1下载:
  2. EDA编程数码管显示建议电子钟,可实现调秒,分时,等功能-EDA programming digital electronic clock display suggest, can achieve transfer seconds, time, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:264.87kb
    • 提供者:zhangguoli
  1. clock

    0下载:
  2. EDA用maxplus2开发设计的简易数字钟,适合初学者,vhdL语言-EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:382.82kb
    • 提供者:zzz
  1. EDA-shuzizhong

    0下载:
  2. 用EDA软件实现数字时钟的设计,提供详细的代码-Using EDA software to realize the digital clock design, with detailed code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.02mb
    • 提供者:张静泉
« 12 3 4 »
搜珍网 www.dssz.com