搜索资源列表
firfilterPfpga
- FIR滤波器的仿真，使用ISE软件verilog语言。其中滤波器系数为matlab产生的.coe文件，并产生testbench文件进行仿真。-FIR filter verilog coe testbench
Arduino_20150411
- ArduCAT是Arduino Compatible 开发板。本产品力图通过Arduino技术，大大简化EtherCAT从站的开发。ArduCAT开发板包含两路可用于EtherCAT实时以太网的100BASE-TX网口，所以它特别适合基于PC的自动化方案。ArduCAT使用ATMega1280 处理器，兼容Arduino Mega开发板，并具有完全相同的引脚定义。板上采用开关稳压器提供5V 或3.3V的2A直流输出，且发热甚微。除配套的开源Arduino库外，还配有从站应用层代码自动生成工具，
ethernet_loopback
- 通过FPGA驱动千兆以太网口，完成SPARTAN6上的UDP数据包闭环测试，即通过网口发送数据包到FPGA，FPGA内部将接收到的数据返回到PC机，建议测试之前添加ARP静态绑定，FGPA内部的IP以及MAC地址在ROM里的COE文档里可以看到，发送端添加了CRC以及整体CHECKSUM的计算(Driven by FPGA Gigabit Ethernet port, UDP SPARTAN6 data packet on the closed loop test, through the ne
EtherCAT_Slave_C_Code
- 直接可用的ethercat从站代码，带有canopen协议。C语言实现(ethercat slave code .you can use it easily! recommend to download.)
LPC2148_4 (3
- for beginqdpfdfdf thi s coe will bw useful
CIC
- 包括地址产生单元、数据查询单元（可以重新初始化rom中的数据，由matlab产生.coe文件替换）、积分单元、抽取单元、梳状滤波单元，对于初学者很有帮助(Including address generation unit, data query unit (data can be re-initialized in rom, generated by matlab. COE file replacement), integration unit, extraction unit, comb fi