CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - designed filter

搜索资源列表

  1. DSP

    7下载:
  2. 1.利用傅立叶级数展开的方法,自由生成所需的x(t); 2.通过选择不同的采样间隔T(分别选T>或<1/2fc),从x(t)获得相应的x(n)(作出x(n)图形); 3.对获得的不同x(n)分别作傅立叶变换,分析其频率响应特性4.利用巴特沃思、切比雪夫或椭圆滤波器设计数字滤波器(滤波特性自定),要求通过改变滤波器参数或特性(低通、高通、带通或带阻)设计至少两种数字滤波器,分析所设计滤波器并对上述给出的不同x(n)分别进行滤波; 5.利用窗函数设计法或频率采样法设计数字滤波
  3. 所属分类:DSP program

    • 发布日期:2015-12-02
    • 文件大小:3072
    • 提供者:zhang
  1. mq2

    0下载:
  2. Q-2烟雾传感器应用 当今社会环保意识深入广大人民群众,现在很多产品都打着环保的招牌来吸烟顾客,确实环保对于如今大多数追求生活品味的人来说需求很大,环保绿色产品在市场上的销路都比较大,因此开发绿色产品已经成为科技人员的追求目标。市场上能够清除烟雾的烟灰缸成品比较少,能够自动感应启动的几乎没有。因此我们小组设计了这个能够自动感应的除雾烟灰缸,该产品利用了市场上比较流行的灵敏性很好的MQ-2传感器,因此该产品的灵敏性相当不错,而且我们采用了几层过滤,极大程度上分解烟雾的有害物质,是使室内的空气
  3. 所属分类:SCM

    • 发布日期:2016-05-23
    • 文件大小:111616
    • 提供者:123
  1. firshuzilvboqi

    0下载:
  2. :介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。 -: This paper presents FPGA-based FIR digital filter design and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:7439
    • 提供者:佘斌
  1. FIR

    0下载:
  2. 用verilog设计的FIR滤波器。滤波器需要很快的处理速度,所以采用了wallace树算法,超前进位加法器-The FIR filter is designed with verilog. To improve the process speed, wallace tree and fast-carrylook-aheadarithmetic were used.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:324420
    • 提供者:simeon chan
  1. Low-pass-filter-design-program

    0下载:
  2. 尽管低通滤波器在现代电子学领域的地位越来越重要,但其设计及定型工作仍是冗长乏味且耗时巨 大的。FilterPro程序设计用于辅助低通滤波器设计,以实现多反馈(MFB)及Sallen-Key拓扑。本报告可作 为FilterPro操作指南,同时还包括了其他方面的问题,记述了设计人员涉足该程序的必备信息以及程序 所交付的功能。-Despite the low-pass filter in the field of modern electronics is becoming more an
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:1386526
    • 提供者:千里
  1. C2956

    0下载:
  2. 电吉他失真音效器 这个项目是一个个性化的失真踏板,提供更大的控制权的音乐。不同于商业踏板,这是严格的模拟,这个单位特点的数字能力,提供了一个计时器来控制低通滤波器截止频率以及存储的各种设置。中心的设计是一种CY8C27443微控制器。-Electric Guitar Distortion Unit Designed by a musician, this project is a personalized distortion pedal that provides greater
  3. 所属分类:SCM

    • 发布日期:2017-05-03
    • 文件大小:1083027
    • 提供者:xxxueok
  1. fir

    0下载:
  2. 利用VHDL语言,设计了一个11阶的FIR滤波器。简单易懂-The use of VHDL language, designed a 11-order FIR filter. Easy to understand. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:690
    • 提供者:关小
  1. 20090903FPGA

    1下载:
  2. 本文论述并设计实现了一个脱机自由手写体数字识别系统。文中首先对待识别数字的预处理进行了介绍,包括二值化、平滑滤波、规范化、细化等图像处理方法;其次,探讨了如何提取数字字符的结构特征和笔划特征,并详细地描述了知识库的构造方法;最后采用了以知识库为基础的模板匹配识别方法,并以MATLAB作为编程工具实现了具有友好的图形用户界面的自由手写体数字识别系统。实验结果表明,本方法具有较高的识别率,并具有较好的抗噪性能。-In this paper, designed and implemented an o
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-26
    • 文件大小:350412
    • 提供者:zhangying
  1. FIR

    0下载:
  2. 有限冲击响应滤波器(FIR)的滤波器设计,用于DSP芯片开发-Finite impulse response filter (FIR) filter designed for the DSP chip development
  3. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:1266
    • 提供者:ansen
  1. fir1

    0下载:
  2. this file consists of simple FIR filter designed with the fixed coefficients
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:982
    • 提供者:bharat kumar
  1. ModifyInstruction

    0下载:
  2. 数字环路滤波器是由变模可逆计数器构成的。 该计数器设计为一个17 位可编程(可变模数) 可逆 计数器,计数范围是,由外部置数DCBA 控制-Digital loop filter is composed of variable-mode reversible counter. The counter is designed to a 17-bit programmable (variable modulus) reversible counter, counting range is s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:656
    • 提供者:xxx
  1. firfilter

    0下载:
  2. FIR滤波器:自定滤波器的类型(低通,高通或带通)、设计指标(通带截止频率、通带波纹、阻带截止频率、阻带衰减) 1、根据指标选择合适的窗函数,用窗口设计法设计符合指标的FIR滤波器;并验证其性能是否满足预定指标。 -FIR filters: Custom filter types (low pass, high pass or band-pass), design specifications (passband cutoff frequency, passband ripple, st
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1721
    • 提供者:milijly
  1. belt_scale_circuit_design_and_anlyses

    0下载:
  2. 高精度阵列式皮带秤的硬件电路设计,特别设计出低温漂的滤波电路,通过实验得出ADC稳定性的数据-Precision belt weigher array of hardware circuit design, specially designed to filter out the low-temperature drift circuit, obtained through experiments the stability of ADC data
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:204824
    • 提供者:韩祖渊
  1. FIRlms_filter

    0下载:
  2. 在DSP上设计FIR滤波器,通过学习我们可以更好地掌握DSP-FIR filter designed in the DSP, by learning we can better grasp the DSP
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:85435
    • 提供者:杨美钰
  1. 3_3_mean_diltter(ALU)

    1下载:
  2. 3*3均值滤波的VHDL语言实现的工程,对红外图像进行有效的去噪处理。这是其中的ALU模块,专门用来测试其延迟状况的模块。-3* 3 mean filter VHDL language works effectively on the infrared image denoising. This is one of the ALU module, designed to test the status of the module delay.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:749216
    • 提供者:gglight
  1. lunwen

    0下载:
  2. 电子设计大赛论文 A题 音频信号分析仪 B题 无线识别装置 C题 数字储存示波器 D题 程控滤波器 E题 开关稳压电源 F题 电动跷跷板设计 G 信号发生器 -Electronic Design Contest papers audio signal analyzer A Question Question wireless identification device B C D Question title digital storage oscilloscop
  3. 所属分类:SCM

    • 发布日期:2017-05-26
    • 文件大小:9284753
    • 提供者:zoujiaji
  1. FIR-using-bit-serial

    0下载:
  2. 用bit serial方法设计来有限长冲击响应滤波器,并用FPGA实现验证-Designed to use bit serial finite impulse response filter, and verify with the FPGA implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:63364
    • 提供者:hui
  1. 3.4.1-FiR_filter

    0下载:
  2. 这是我们学校的DSP实验箱5502的FIR算法,保证可以用,功能很全,实验是通过MATLAB设计确定FIR滤波器系数,DSP 初始化,A/D采样,FIR运算,并可观察滤波前后的波型变化-This is our school s FIR DSP algorithms experimental box 5502, to ensure that you can use, features a very full, experiments designed to determine by MATLAB
  3. 所属分类:DSP program

    • 发布日期:2017-04-16
    • 文件大小:185082
    • 提供者:Mr CAI
  1. dsp

    1下载:
  2. 1. 利用傅立叶级数展开的方法,自由生成所需的x(t); 2. 通过选择不同的采样间隔T(分别选T>或<1/2fc),从x(t)获得相应的x(n)(作出x(n)图形); 3. 对获得的不同x(n)分别作傅立叶变换,分析其频率响应特性(给出幅频与相频特性曲线); 4. 利用巴特沃思、切比雪夫或椭圆滤波器设计数字滤波器(滤波特性自定),要求通过改变滤波器参数或特性(低通、高通、带通或带阻)设计至少两种数字滤波器,分析所设计滤波器(画出频率特性曲线),并对上述给出的不同x(n)
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:1353
    • 提供者:youngshine
  1. FIR-filter

    0下载:
  2. VHDL设计的FIR滤波器,由3个文件组成:FIR.VHD、PACK.VHD和signed.vhd。testfir.vhd为测试平台。-VHDL designed FIR filters, composed by the three documents: FIR.VHD, PACK.VHD and signed.vhd. The testfir.vhd is a testbench.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:7864
    • 提供者:叶宗英
« 12 »
搜珍网 www.dssz.com