搜索资源列表
51单片机系统中运用电脑上的大键盘
- 51单片机系统中运用电脑上的大键盘！ Keyboard接线 PS/2--------51 1 DATA------P3.4 3 GND 4 VCC 5 CLK-------P3.3 接在51的外部中断，触发方式为低电平 AT89x51使用12M Modified by Shen Peng! Postgraduate of 2003, 7 Department Harbin Engineering University-51 microcomputer system on the use of t
anglemachine
- 《角度测量器》 用光电编码器测量角度，每个脉冲为0.72度。 测量范围：0.0～360.0度 为保证不错过脉冲，用timer1计数，在电平跳变中断里判断转动方向，尽量加快处理过程。 数据换算和数码管扫描显示在主循环中实现。 译码器用10米长5芯屏蔽线与数显器的两片74HC595连接。 MCU为12F629，使用内部4兆RC振荡和内部复位功能。 -"angle measuring device" using photoelectric encoder
s3c44b0chumoping
- 当手指或笔触摸屏幕时，平常相互绝缘的两层导电层就在触摸 点位置有了一个接触，因其中一面导电层接通X轴方向的5V均匀电压场(图a) ，使得检测层的电压由零变为非零，控制器侦测到这个接通后，进行A/D转换 ，并将得到的电压值与5V相比即可得触摸点的X轴坐标为（原点在靠近接地点 的那端）：Xi=Lx＊Vi / V（即分压原理）同理得出Y轴的坐标，这就是所有电 阻技术触摸屏共同的最基本原理。-finger or pen to touch the screen, usually two
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
MLTITHRD.01
- 多线程程序设计实例，产生五个线程，并设定了线程得级别。-Multi-threaded program design, resulting in five threads, and set the thread was level.
startwatch1
- 利用VHDL硬件描述语言实现 一个秒表设计，其中有5个VHDL文件。startwatch为顶层文件-The use of VHDL hardware descr iption language designed to achieve a stopwatch, of which five VHDL files. startwatch for the top-level files
pcb89S52
- 强！自制电容表的源程序和PCB图,很多贴片电容都没有标明电容值，而我又舍不得扔了它们；自己做电路玩时，经常看到一些废电路板上有很多贴片电容，可以拆下来用，但是却看不到容量，很郁闷。所以我决定做一个电容表来测试它们的容量。 我用单片机8952和电压比较器339做了一个简单的电容容量测量表，参数大致如下： 电容测量范围为1pF-9999.99uF，最小分辨力为1pF。分为5个量程，可以自动切换量程，也可手动切换。 另外，有简单的频率计功能，能测量0-60MHz的数字信号频率（TTL电平）；还可以产生
cx
- 51单片机的外部中断1引脚接开关K1，外部中断引脚0接开关K0，P1.0～P1.7分别接八个发光二极管，开机后只有一个发光二极管从左到右每隔0.5秒循环移动点亮。 当K1电平产生电平跳变时，二极管的循环移动发光被停止，取而代之的是黄色二极管5秒间的闪烁，闪烁频率为0.5秒，5秒钟过后，八个发光二极管恢复到原来的循环发光状态。 当K0电平为低电平时，无论是二极管处于循环移动发光状态，还是处于黄色二极管的5秒间闪烁状态，都应被强制中止，取而代之的是红色二极管以0.25秒间隔持续闪烁，当K0电
STM32F10xUSBLib
- STM32F10xUSBLib是STM32F10x系列的USB库，文件包含了USB底层驱动程序库，里面附有5个实例。-STM32F10xUSBLib is STM32F10x series of USB library file contains the USB low-level driver library, which with five instances.
cpspwm_loopA4
- 基于TMS320F2812设计的单相五电平级联逆变器的全部工程文件。- A design of single-phase five level cascaded inverter TMS320F2812-based ,including all the project files.
cnt10
- 设计带有异步复位、同步计数使能和可预置型的十进制计数器。 具有5个输入端口（CLK、RST、EN、LOAD、DATA）。CLK输入时钟信号；RST起异步复位作用，RST=0，复位；EN是时钟使能,EN=1,允许加载或计数；LOAD是数据加载控制，LOAD=0，向内部寄存器加载数据；DATA是4位并行加载的数据。有两个输出端口（DOUT和COUT）。DOUT的位宽为4，输出计数值，从0到9；COUT是输出进位标志，位宽为1，每当DOUT为9时输出一个高电平脉冲 -Designed with
20111019
- 通过STC51单片机采集5个温度传感器信息并通过串口发送给另一个单片机完成多级通讯-Microcontroller through STC51 information collected five temperature sensors and sent to another microcontroller through the serial port to complete multi-level communication
pinglvji
- 硬件电路主要分为信号转换电路、分频电路、数据选择电路、单片机系统和显示电路五部分。 电平转换电路： 电平转换电路的必要性：因为在单片机计数中只能对脉冲波进行计数，而实际中需要测量的频率的信号是多种多样的，有脉冲波，还有可能有正弦波、三角波等，所以需要一个电路把待测信号可以进行计数的脉冲波。 通过电平转化电路将正弦输入信号fx整形成同频率方波fo,要将正弦信号转换成方波信号可以用过零比较电路实现。正弦信号通过LM833N与零电平比较，电压大于零的时候输出LM833N的正电源+5V
PipelineCPU2
- Modulsim下Verilog写的五级流水线32位简易CPU-five level pipeline CPU written in Verilog.
t6u3vw.ZIP
- 新型单相五电平电压源逆变器A novel single phase five level voltage source inverter-A novel single phase five level voltage source inverter
msp430x41x
- 低电源电压范围为1.8 V至3.6 V 超低功耗： - 主动模式：280μA，在1 MHz，2.2伏 - 待机模式：1.1μA - 关闭模式（RAM保持）：0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构， 125 ns指令周期时间 12位A/ D转换器具有内部 参考，采样和保持，并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时
PipelineSim
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
PIPELINE
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
PipelineCPU
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
5L_SVPWM_ANPC_CPLD
- 基于CPLD硬件描述语言编写的五电平SVPWM脉冲触发程序(Five level SVPWM pulse trigger program based on CPLD hardware descr iption language)