搜索资源列表
八位的伪随机数产生的verilog文件
- 八位的伪随机数产生的verilog文件linear-feedback-shift-register-eight pseudo-random number generator in Verilog document linear-feedback - shift-register
qt3.3.4 for win商用版开发包
- qt3.3.4 for win商用版开发包,配合Qt-Enterprise v3.3.4序列号生成器-qt3.3.4 for win business version development kits, with Qt-Enterprise v3.3.4 serial number generator
RandomNumberGenerators
- Random Number Generators（随机数生成）包括gaussian random number generator、uniform random number generator、low-frequency hold generator、1/f noise generator等5种随机信号生成的c源代码-Random Number Generators (Random Number Generation), including Gaussian random number gen
SmartReader
- 智能阅读器 阅读器（运行于WINCE平台）：阅读器满足一般现实中阅读书籍时的需求，除一般阅读器所具有的功能：索引，书签，搜索，定位等。还可以一键跳转，自动滚屏。电子书生成器（运行于WINDOWS 平台）：读入多个TXT文件连接成文章正文（顺序按照读入顺序）。可手动设置章节，也可以根据用户输入的章节数目分自动生成章节（按照文章的长度等分）。 -intelligent reader reading (running on the platform pulled) : re
rn_gen
- random number generator
SINE_SIGNAL_generator_base_on_Single_Chip_Micyoco.
- 以SPCE061A单片机（ Single Chip Micyoco）为核心，通过DDS合成技术设计制作了一个步进值能任意调节的多功能信号源。该信号源在1KHz～10MHz范围能输出稳定可调的正弦波，并具有AM、FM、ASK和PSK等调制功能。信号输出部分采用低损耗电流反馈型宽带运放作电压放大，很好地解决了带宽和带负载能力的要求。系统带中文显示和键盘控制功能，操作简便，实现效果良好。 内含 原程序，正弦信号发生器的pCB原理图，以及一些相关论文。-to SPCE061A (Single Ch
serial_produce
- 设计一个能够自启动的24-1的伪随机码（111101011001000）发生器。 设计一个序列信号发生器，产生一个011100110011序列码。 实现序列1110100。测试序列码波形 个人比较欣赏第二种方法 -to design an 24-1 since the start of the pseudo-random number (111101011001000) generator. Design of a signal sequence generator to pro
logic analysiser
- 本设计主要由数字信号发生器和逻辑分析仪组成，其中数字信号发生器运用了89C51单片机系统，可以重复输出8路循环逻辑移位序列，逻辑分析仪用了89C55单片机系统，可以实现8路信号的采集和显示(时间域和空间域)，3级触发字可调，有多种触发功能，可显示时标线,使逻辑分析仪能从大量的数据流中获得有分析意义的数据。-primarily by the design of digital signal generator and logic analyzer, composed of digital sign
EWARM_FULL_ARM540
- IAR for ARM5.4的序列号生成器 Key for EWARM_FULL_ARM540-IAR for ARM5.4 serial number generator Key for EWARM_FULL_ARM540
random
- 51单片机里的随机数发生器程序，汇编语言编写的。-51 SCM in the random number generator program written in assembly language.
fpdpsk
- FSK/PSK信号调制器的VHDL程序，共分为分频器、m序列产生器、跳变检测、2:1数据选择器、正弦波信号产生器和DAC(数、模变换器)6部分-FSK/PSK signal modulator VHDL program is divided into divider, m sequence generator, transition detection, 2:1 data selector, the sine wave signal generator and DAC (number, mode
FPGA-VHDL-DDS
- 基于FPGA的DDS波形发生器--程序，如果需要产生输出不同的位数的波形，可以自行修改程序中的rom表中数据位数-FPGA-based waveform generator DDS- procedure, if the number of bits required to generate output of different waveforms in the program can modify data in the table the median rom
timer
- DSP5502的定时器发生器部分，从内存中读正弦表，然后向通用引脚发数，测得是好用的 -DSP5502 timer generator parts, reading from memory sine table, and then to pin the number of GM, is a useful measurement
svc_timer33ms
- Verilog 下脉冲发生器的源代码，可用于模拟三相交流电过零点，主要用于调试一些类似SVC（无功补偿）控制器的一些算法-Pulse generator under the Verilog source code, can be used to simulate three-phase alternating current zero-crossing point, mainly for debugging similar SVC (reactive power compensation) co
PUF_Based_RNG_paper
- Hardware random number generators attempt to extract randomness directly from complex physical systems. In this way they create random outputs without requiring any seed inputs. In this paper we describe how to use Physical Random Functions (or Phy
singal-processing
- 数字信号处理方法--C语言，随机数产生，fir滤波器，iir滤波器-Digital signal processing methods- C language, random number generator, fir filter, iir filter, etc.
chaosushuchaxun
- 利用一种伪随机数生成的新方法 ———超素数法，在单片机的P1.6口产生周期为498的伪随机序列。-Pseudo-random number generator using a new method--- law of prime numbers, generated in the microcontroller ports P1.6 period of 498 pseudo-random sequence.
Random-Number-Generator
- 利用IAR开发软件烧写到zigbee开发板实现随机数产生器-IAR zighbee C Random-Number Generator(Seed By User)_Ex
Random-number-generator-verilog
- Verilog code for a pseudo random number generator using linear shift registers. Implemented on Basys2 with Xilinx. Project report also is included.
pseudo-random-number-VHDL
- 伪随机序列发生器的vhdl软件，有m序列和gold序列的算法-pseudo random number generator