论文讨论的是基于VHDL 实现在系统编程平衡GOLD 码逻辑电路设计，给 出周期与相位可编程平衡GOLD 码生成电路设计方案。该方案由最长线性移位寄存器 与可选反馈支路构成。-Discussion paper is based on VHDL programming to achieve a balance in the system logic circuit design GOLD code given cycle and phase balance GOLD programmabl

（1）、设计伪随机码电路：产生八位伪随机序列（如M序列、Gold序列等）； （2）、了解D/A的工作原理及使用方法，将伪随机序列输入D/A中（如DAC0808），观察其模拟信号的特性； （3）、分析信号源的特点，使用EWB软件进行仿真； -(1), pseudo-random code circuit design: eight pseudo-random sequence generation (such as M sequences, Gold sequences, etc.)