搜索资源列表
FlashBurnerbyICE
- 潜入是烧写flash的程序，仿真器为ebi cpu = MIPS
newlib-1.16.0.tar
- Newlib 嵌入式 C库 标准实现代码，支持多种CPU：ARM、PPC、MIPS、X86
or2000
- 这是一个MIPS架构的开发的CPU软核OR2000，比OR1200更高的版本，里面还有SOC程序，多次MPW流片成功
2410-Sshiyanzhidaoshu2007.05.29
- Linux 价格低廉、功能强大，可以运行在X86,Alpha,Sparc,MIPS,PPC,MOTOROLA，NEC，ARM 等硬件平台上，而且开放源代码，可以定制。我们所介绍的硬件平台是基于ARM 体系结构， 由北京博创兴业科技有限公司开发的UP-NetARM3000 和UP-NetARM2410-S 实验仪器。 UP-NetARM3000 的CPU为ARM7TDMI内核的三星S3C44B0X01 芯片，由于没有MMU（内存管理单 元）只能运行uClinux，UP-NetARM
ppcboot-2.0.0
- PPCBoot是德国DENX小组开发的用于多种嵌入式CPU的Bootloader引导程序，主要由德国的工程师Wolfgang Denk和Intemet上的一群自由开发人员对其进行维护和开发。支持PowerPC、ARM、MIPS、m68K等多种处理器平台，易于裁剪和调试。 -PPCBoot Germany DENX team developed for a variety of embedded CPU' s Bootloader boot procedures, mainly by t
single-CPU
- 单时钟CPU设计，spartan 3e板上试验通过，支持部分mips指令，内含示例mips代码及二进制文件-Single CPU clock design, spartan 3e board test passed, support some mips instruction, containing sample code and binary files mips
simple-pipeLine-CPU
- 简单的流水线CPU实现，基于MIPS指令集。-Simple pipelined CPU implementation, based on the MIPS instruction set.
cpu
- 用vhdl实现了具有流水的cpu，实现30条基于mips指令的指令集-Achieved with vhdl cpu with water, to achieve 30 mips instruction based instruction set
多周期cpu
- 多周期cpu,11条mips指令集，仅供参考
cpu_design
- FPGA MIPS架构CPU，五段流水线功能，ISE开发，verilog语言，可综合，模拟结果正确，内含设计报告-FPGA MIPS CPU, simple five-stage pipeline function, developed by ISE, using verilog language
Project-8
- 课程设计时用verilogHDL写的MIPS CPU-MIPS CPU coded with Verilog HDL
CPU
- 使用Verilog HDL语言完成一个简单的多周期MIPS微处理器的设计-Using Verilog HDL language to complete a simple multi-cycle MIPS microprocessor design
mips
- 一个单周期流水CPU的实现，其中mips4.vhd是顶层文件-A single cycle CPU
mips
- Verilog语言开发的基于mips指令集的流水线cpu，只支持部分指令-Verilog language-based development pipeline cpu mips instruction set support only part of the instruction
Implement-a-CPU
- 在FPGA赛灵思基础3上使用Verilog HDL实现支持MIPS操作子集的CPU-Implement a CPU which supports a subset of MIPS operations using Verilog HDL on FPGA Xilinx Basys 3
lu
- 16位MIPS指令集，VHDL实现，非常简单，非常粗暴(library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all;)
Verilog HDL使用中该注意的问题及一些模块代码
- cpu仿真，提供vivado上的cpu仿真生成文件(cpu simulated,but no one can get 20 words in this short file how can I do? just tell you the simulated file and vivado system is 2015)
PipelineCPU
- 1. understand how to improve CPU performance 2. master the working principle of pipelined MIPS microprocessor. 3. understand the concept of data adventure, control risk and the solution of pipeline conflict. 4. mastering the testing method of pipe
OpenMIPS
- 《自己动手做CPU》书后源码 包含各章节实例 分节使用(source code of mips CPU)
pcpu_li
- 实现了一个基于MIPS的简单16位CPU(realize a simple 16-bit cpu based on MIPS)