搜索资源列表
-
2下载：
32位浮点乘法器的源代码，用verilog来实现的-32-bit floating point multiplier source code to achieve with verilog
-
-
0下载：
乘法器
verilog CPLD
EPM1270
源代码-Multiplier verilog CPLDEPM1270 source code
-
-
0下载：
verilog语言例题集锦
包含加法器，乘法器，串并转换器等verilog源代码-Example Collection contains verilog language adder, multiplier, and converters, such as string verilog source code
-
-
1下载：
几种常用乘法器的Verilog、VHDL代码-Several common multiplier Verilog, VHDL code
-
-
1下载：
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。-FPGA development board supporting Verilog HDL code. Chips for the Mars EP1C6F. Are the basic source experiment. Including the adder, subtraction, and multiplier, such as MUX.
-
-
0下载：
第十一章到第十三章的代码
本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
-
-
0下载：
a verilog code for booths multiplier has been uploaded, simple architecture.
-
-
0下载：
Verilog code for synthesis of 8-bit booth multiplier
-
-
0下载：
3*3矩阵的乘法器代码!!! !!! !!! !!!!1-3* 3 matrix multiplier code~
-
-
2下载：
wallace tree
用于16位乘法器的verilog 的 wallace tree代码 -wallace tree verilog file. 16bit wallace tree adder.
-
-
0下载：
用Verilog实现一位原码浮点数乘法器，按照累加的方式，逐位相乘，再相加。-Verilog realization of an original code with floating point multiplier, in accordance with the cumulative way, bit by bit multiply, then add.
-
-
0下载：
verilog code for Booth Multiplier 8-bit Radix 4
-
-
0下载：
8x8 bit multiplication verilog code
-
-
0下载：
进位存储乘法器Verilog代码,该乘法器的显著特点是其性能取决于使用的硬件而与数据长度无关.-carry save multiplier Verilog code
-
-
0下载：
本实例利用硬件乘法器实现一个IIR滤波器。文件包含实现的verilog代码。-The example used to implement a hardware multiplier IIR filter. File contains the implementation of the verilog code.
-
-
0下载：
几种verilog乘法器的代码，用于比较不同乘法器特点-Several multiplier verilog code, used to compare the different characteristics of the multiplier
-
-
0下载：
radix 2 booth multiplier verilog code
-
-
1下载：
本文设计了一种可以实现16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了补码一位乘（Booth算法), 简化了部分积的数目, 减少了某些加法运算,从而提高了运算速度。该乘法器利用Verilog代码实现，通过Modelsim软件对相应的波形进行仿真验证，并通过QuartusII软件对源码进行编译综合。-This paper designed a 16 signed/unsigned binary number multiplication of the multiplier can be a
-
-
0下载：
VERILOG CODE FOR 16 BIT MULTIPLIER USING MODIFIED BOOTH ALGORITHM
-
-
0下载：
verilog code for binary multiplier
-
