CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - rs code implementation

搜索资源列表

  1. rscode

    0下载:
  2. 实现8比特字节的RS纠错编码,可以指定极性校验字节数目,能产生的最大校验序列长度为255字节(含极性校验字节).This is an implementation of a Reed-Solomon code with 8 bit bytes, and a configurable number of parity bytes. The maximum sequence length (codeword) that can be generated is 255 bytes, including
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:11.46kb
    • 提供者:gogomx
  1. RS-code

    0下载:
  2. 我测试过的!Verilog HDL实现RS编码。-I' ve tested it! RS coding Verilog HDL implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:959.84kb
    • 提供者:kiekie
  1. RS

    0下载:
  2. 基于FPGA的RS编码,包括RS码的编码原理,RS电路的设计与实现-FPGA-based RS code, including the RS, the coding principle, RS Circuit Design and Implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.08mb
    • 提供者:陈凯
  1. TRRSS_CODECh

    0下载:
  2. 该程序源码是RS编译码器的MATLAB仿真程序源码,里面有对程序源码的详细说明与解释。包包含编码算法与译法算法的原理,流程和代码实现。对掌握RS码有非常好的学习价值。 可直接使用。 -The program source code is the RS codec MATLAB simulation program source code, there are detailed instructions and explanations on the program source. The p
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:287.71kb
    • 提供者:
  1. Rs-code-DSP

    0下载:
  2. RS纠错编码DSP实现,无线通信常用纠错编码RS纠错编码c语言实现-RS error correction coding DSP implementation
  3. 所属分类:DSP program

    • 发布日期:2016-11-21
    • 文件大小:12kb
    • 提供者:赵云
  1. rs422

    1下载:
  2. RS-422的VHDL实现,代码测试能用-RS-422 VHDL implementation code test can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-02
    • 文件大小:968kb
    • 提供者:PETER
  1. (255_223)-RS-decoder

    0下载:
  2. 使用VHDL实现(255,233)的RS硬件译码器,详细地介绍了(255,223)RS码硬件译码器的实现流程,并且分析了影响处理速率提高的瓶颈因素,采用RiBM算法实现译码-Use VHDL (255,233) RS hardware decoder, a detailed descr iption of the (255,223) RS code hardware decoder implementation process, and analyze the bottleneck factor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:191.82kb
    • 提供者:vb
  1. code

    0下载:
  2. 设计RS、JK、D、T 四种触发器,掌握异步复位置位的方法以及四种触发功能的实现方 法,掌握QuartusII 软件的使用方法以及GW48 型SOPC 开发平台中的输入输出模式配置方 法。 -Design RS, JK, D, T four kinds of triggers, grasp complex bit asynchronous methods and how to configure four trigger implementation function Quartu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:742byte
    • 提供者:张双图
搜珍网 www.dssz.com