uart 收发器 verilog 代码，实现自收发功能 sys clk = 25m, baud 9600 停止位1， 无校验位； 代码实现了串口自收发功能，及把从 PC 收到的内容都发送会 PC, 其他波特率，自行修改代码即可，在 alter 的FPGA 上调试通过； -verilog code uart transceiver to achieve self-transceiver function sys clk = 25m, baud 9600 1 stop bit, no par

使用lpc1114控制即Cortex-m0，利用中断按键控制操作功能，可自行修改代码-Use lpc1114 control that Cortex-m0, use interrupt button control operating functions, can be self-modifying code