CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - verilog codes

搜索资源列表

  1. two_d_dct_serial

    0下载:
  2. Verilog codes for 2D Discrete Cosine Transform (DCT)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-14
    • 文件大小:37888
    • 提供者:rajkumar
  1. SPI

    0下载:
  2. 基于FPGA的SPI控制器的设计,有代码和相关文档资料-the design of SPI controlor ,including verilog codes and other documents
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:7060899
    • 提供者:yanjinjin
  1. conv_enc

    0下载:
  2. 这是一个用VERILOG HDL编写的卷积码程序-This is a VERILOG HDL with the preparation of procedures for the convolutional codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:649
    • 提供者:chenxiaoming
  1. verilog

    0下载:
  2. Different Verilog codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:18247
    • 提供者:arsal
  1. sdram32

    0下载:
  2. DDR SDRAM source verilog source codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:25220
    • 提供者:sachin
  1. report-hex-keypad-debouncer

    0下载:
  2. Quartus Verilog HDL, complete document, having schematics, flowcharts, and Verilog codes for various modules for implementing a hex-keypad, including the important code of DEBOUNCER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:797697
    • 提供者:ak
  1. codes

    0下载:
  2. i have included some verilog codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1842
    • 提供者:soumya
  1. MTDB_VGA_TV

    0下载:
  2. Verilog语言,NTSC格式,pal格式(稍作修改)的模拟信号转换成数字信号,在VGA显示器上显示-Verilog ,pal , NTSC , VGA
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-01
    • 文件大小:125473
    • 提供者:liulaicheng
  1. VerilogLabSource

    0下载:
  2. Verilog Lab Source Codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1915
    • 提供者:omid
  1. syn-fifo-verilog

    0下载:
  2. 用verilog语言写的同步FIFO设计源代码。-The source codes for syn-fifo using verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:100685
    • 提供者:runxin218
  1. communicationFPGADesign

    0下载:
  2. 包含matlab和Verilog两中代码:主要功能是关于无线通信的-contain:matlab and Verilog codes about communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:372985
    • 提供者:李金澎
  1. verilog_codes_for_UG

    0下载:
  2. Verilog Basic Codes for Beginners -Verilog Basic Codes for Beginners .....
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:85966
    • 提供者:VINOD
  1. codes

    0下载:
  2. VERILOG CODE FOR DWT IMAGE COMPRESSION
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:16472
    • 提供者:vijayaragavan
  1. ahdl--sine-wave-code-with-rom-look-up-table_imp.r

    0下载:
  2. hi this an verilog codes-hi this is an verilog codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:7824
    • 提供者:praha
  1. verilog-codes

    0下载:
  2. hi this an verilog codes-hi this is an verilog codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:57835
    • 提供者:praha
  1. fifo-verilog

    0下载:
  2. 用verilog 编写的fifo(先入先出队列)代码 内含测试文件 test bench-First Input First Output programme which designed by verilog codes,including test bench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1436
    • 提供者:贺铮
  1. Verilog-codes-for-common-use

    0下载:
  2. 包含了几乎所有常用的Verilog的代码,方便所有初学者学习-It includes most codes of Verilog for common use and it is convenient for green hands
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:68426
    • 提供者:chenkun
  1. verilog--serial-port-communication

    0下载:
  2. 自己看了很多材料以后,精心整理的串口通信实验原理和指导,在网上找了很多代码,大部分因为没有很好的注释,看起来很头疼,于是自己写了一份,附带详细的注释,在modelsim仿真器上已经得到验证,现在传上来,仅供参考。-verilog codes for serial port communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:140705
    • 提供者:chenkun
  1. Viterbi-verilog-codes

    0下载:
  2. viterbi的无线局域网802.11协议接收端重要的一步。该资料为viterbi的verilog代码,它占用的资源相对比较低,而性能又高。-the viterbi wireless LAN 802.11 receiving end the important step. The viterbi verilog code, it takes up resources is relatively low, and high performance.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:148773
    • 提供者:陈佳华
  1. verilog-codes-for-booth2

    1下载:
  2. 由verilog编写的采用booth2编码的16*16乘法器-a 16*16 multiplier with booth2 coding by verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:13618
    • 提供者:pyc
« 12 3 4 5 6 »
搜珍网 www.dssz.com