搜索资源列表
PCI_target
- VHDL编写的PCI代码,PCI2.2兼容,Xillinx Virtex与Spantan II 优化,33M主频,32位宽度,全目标功能等.-prepared by the PCI VHDL code, PCI2.2 compatible Xillinx Virtex II and Spantan optimized route speed, 32-bit width, the whole objective functions.
ca_gen
- 此Verilog程序产生用于GPS卫星导航信号的C/A码，输入信号有时钟、时钟使能、复位、给定的卫星编号，输出产生的C/A码。此程序在代码上进行优化，占用了更少的资源。-This procedure generated Verilog for the GPS satellite navigation signals C/A code, the input signal with the clock, clock enable, reset, given the satellite number,
VHDL_TipsTricks
- 一个FIR的vhdl基本设计介绍，优化。代码与图文相互对应，简单易懂-introduction to VHDL design with codes related to optimized circuit.
ctrller
- 本代码是控制SDRAM的VHDL代码，几经优化现已趋近完美，里面主要用状态机实现，现封装为entity，便于调用模块-This code is to control the SDRAM of the VHDL code, optimization has been several times closer to perfection, which is mainly used to achieve a state machine is encapsulated entity, easy to c
I2C
- I2C控制，整理优化后的代码（C语言）。-I2C control, finishing optimized code (C language).
optic_tx_top
- 。 8bit的代码组合包含256个数据字符编码和12个控制字符编码， 分别记为Dx. y和Kx.y。 通过仔细选择编码方法可以获得不同的优化特性
myfft64_final
- 通过调用quartus ii中的宏模块，优化源代码。这样，我们就能节能自己优化代码的时间。源代码中的FFT是基—2算法。-By calling the quartus ii macro module, optimize the source code.so,we can save the time to optimize the source code by yourself.This code is base-2 of FFT algorithm,a simple algorithm to r
Solar-Heater
- 数字系统课程设计，基于VHDL的太阳能热水器智能控制系统，AD转换及接口部分需根据实际情况进行调整，代码内有标注。 功能： 可以即时获取水箱里的温度和水位； 可以通过控制系统，智能控制水箱里水的加热，以及保温； 当水箱水位很低时，可以智能加水，保证白天水箱的安全。 指标： 控制系统采用数码管以及二极管为显示界面。 其中数码管用于显示当前水箱温度、预设温度以及设置中的操作界面； 2个黄色二极管和8个绿色二极管用于显示当前水位以及加水状态；
VHDL_commponet
- fpga设计中利用vhdl语言的元件例化语句和程序包可以优化代码，附有加法器，触发器的程序实例-plus and the other devices
fulladd4
- 全加器代码和测试激励文件，优化的全加器，占用FPGA资源少-Full adder code and test incentives
BCH_VLSI
- 使用HLS完成BCH编码的运算通路的设计，纯组合逻辑，对于65nm工艺可跑上1GHz。已经组合逻辑分为了多个部分，可在每一个部分之间插流水线。 附上可综合的纯RTL Code以及C++代码，以及Modelsim仿真。 可通过我的优化选项来学习如何优化HLS工具生产的代码。(BCH Encoder realized using HLS tool. Combinational logic.)
prj_ex_2
- 锁存器的写法仿真和方法，经过具体的仿真和优化，发现代码完全可用(The method and simulation of the locking device are simulated and optimized, and the code is found to be fully available)
prj_ex_1
- 基本工程写法仿真和方法，经过具体的仿真和优化，发现代码完全可用(The method and simulation of the locking device are simulated and optimized, and the code is found to be fully available)
prj_ex_3
- 状态机基本工程写法仿真和方法，经过具体的仿真和优化，发现代码完全可用(State machine basic engineering writing simulation and method, after specific simulation and optimization, find out the code is completely available)
prj_ex_4
- 移位寄存器的详细剖析，经过具体的仿真和优化，发现代码完全可用(The detailed analysis of the shift register, through concrete simulation and optimization, found that the code was fully available)
prj_ex_5
- 自动化仿真平台的搭建使用代码，经过具体的仿真和优化，发现代码完全可用(The automated simulation platform is built using code, and after specific simulation and optimization, it is found that the code is fully available)
modelsim se 10.1a crack
- Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。(Mentor's ModelSim, the industry's best HDL language simulation