CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 公式

搜索资源列表

  1. SPA

    0下载:
  2. 首先介绍了LDPC码的校验矩阵和其因子表示方法,然后利用二分图对和积解码算法进行了详细的描述,最后给出了信度传播概率译码算法详细步骤,并对关键公式作了证明-This paper,first introduces the check matrix and the factor graph of LDPC,then describes the sum-product algorithm by using the factor graph,and finally presents the deta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:524327
    • 提供者:秦小星
  1. BatForTanita

    0下载:
  2. 用自制的阻抗测量仪和自行研究的脂肪测量公式,测量人体脂肪含量,并和标准的TANITA脂肪测量仪进行比较,分析误差-TANITA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-25
    • 文件大小:70656
    • 提供者:Geman
  1. cordic_SINE_COSINE_code_vhd

    0下载:
  2. 首先采用cordic坐标旋转数字计算法推导求解三角函数的有效算法,然后利用小角度时的三角函数倍角公式推导有效的三角函数Cos,Sin 求解方法。-First use of cordic CORDIC trigonometric calculations derived an effective algorithm to solve, and then use the small angle formula of trigonometric double angle trigonometric f
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:41353
    • 提供者:世海
  1. CIEDE2000

    2下载:
  2. CIEDE2000计算实例,每个步骤都有,计算最新的色差公式-Ref: G. Sharma, W. Wu, E.N. Dalal,"THE CIEDE2000 COLOUR-DIFFERENCE FORMULA: Implementation Notes, Supplementary Test Data, and Mathematical Observations," submitted to COLOR RESEARCH AND APPLICATION, Jan 2004.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:22851
    • 提供者:xyrx
  1. FPGA-based-function-generator

    0下载:
  2. 本论文设计的任意波形发生器所要实现的基本功能: (1)输出波形的种类:正弦波、方波、三角波、锯齿波、脉冲波、手绘任意波形、任意公式波形。 (2)输出波形每一通道的频率、幅值、偏置都可以由用户调节,并且可以设置多个通道信号之间的相位差。 (3)编辑波形的方式有:设置参数、输入公式、手工绘制通信波特率的全部功能在PC机上实现。 -In this thesis, the arbitrary waveform generator to achieve the basic function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:589995
    • 提供者:loutao
  1. encoder

    1下载:
  2. 802.11a卷积码的实现,使用公式133和177,可以用标准viterbi解码-802.11a convolutional code to achieve, using the formula 133 and 177, you can use standard viterbi decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-15
    • 文件大小:1024
    • 提供者:Team
  1. TLC1556

    0下载:
  2. 使用10位串行DA芯片TLC5615将数字信号转换为模拟信号,开发板DA芯片VDD=5V,VREF=3.3V 计算公式:Vout=VREF*(N/1024) N为10位二进制码-Use DA chip TLC5615 10 serial digital signal into an analog signal, the board DA chip VDD = 5V, VREF = 3.3V formula: Vout = VREF* (N/1024) N is 10-bit binary
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:10167
    • 提供者:
  1. DA_TLC5615s-Voltage-on-Digital-tube

    0下载:
  2. 使用10位串行DA芯片TLC5615将数字信号转换为模拟信号,开发板DA芯片VDD=5V,VREF=3.3V 计算公式:Vout=VREF*(N/1024) N为10位二进制码 最后使用开发板上AD芯片TLC549将电压显示于数码管上-use 10 serial DA TLC5615 and display on digital tube
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1985494
    • 提供者:作家
  1. DA_TLC5615_breath-led

    0下载:
  2. 使用10位串行DA芯片TLC5615将数字信号转换为模拟信号,开发板DA芯片VDD=5V,VREF=3.3V 计算公式:Vout=VREF*(N/1024) N为10位二进制码 ** 操作过程:根据需求,在程序改变10位二进制数,在DA芯片的Vout脚输出相应电压-breath led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:541696
    • 提供者:作家
  1. conv

    0下载:
  2. 16位的卷积器 直接套用公式编写,执行正确-conv
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5614684
    • 提供者:李二
  1. FPGA_AND_ASIC

    0下载:
  2. 首先要知道自己在干什么?数字电路(fpga/asic)设计就是逻辑电路的实现,这样子说太窄了,因为asic还有不少是模拟的,呵呵。我们这里只讨论数字电路设计。实际上就是如何把我们从课堂上学到的逻辑电路使用原理图(很少有人用这个拉),或者硬件描述语言(Verilog/VHDL)来实现,或许你觉得这太简单了,其实再复杂的设计也就是用逻辑门电路搭起来的。你学习逻辑电路的时候或许会为卡拉图,触发器状态推倒公式而感到迷惑,但是其实有一点可以放心的是,实际设计中只要求你懂得接口时序和功能就可以了,用不着那么
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:19456
    • 提供者:吕攀攀
搜珍网 www.dssz.com