搜索资源列表
lvds_ch2
- LVDS技术： 低電壓差分訊號(LVDS)在對訊號完整性、低抖動及共模特性要求較高的系統中得到了廣泛的應用。本文針對LVDS與其他幾種介面標準之間的連接，對幾種典型的LVDS介面電路進行了討論-LVDS technology : low-voltage differential signaling (LVDS) in the signal integrity, low-jitter model and the total demand higher system, which is wide
verilogzzhwfy
- 用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真-QPSK with Verilog realize the difference, code, and serial, Xie difference, encryption codes, and solutions Series, The simulation used MUXPLUS2
io_lvds
- 基于VHDL语言的低压差分接口规范的实现
ADC0832_test.rar
- ADC0832是一个8-bit的ADC转化芯片，工作频率为250Khz，最大频率可达400Khz，转化通道有两个，输入电压可分有单端或差分形式。本测试使用单端电压输入形式，从昔年的CH0输入电压，使用Xilinx XC3S200AN开发板，并且使用Xilinx ise工具中的ChipScope工具来查看转化后的DO数据是否正确。经验证，输入电压范围是0V--5.5V,当电压达到5.5V时，满刻度.,ADC0832 is an 8-bit conversion of the ADC chip, t
switch_control
- 32路模拟切换开关的控制逻辑源码，可实时控制32路模拟单端信号或16路差分信号的切换。-32 analog switch control logic source, real-time control of 32 single-ended analog signal or differential signal switch 16.
LVDS
- 高速串行差分接口（HSDI）设计实例,用QUARTUS和利用FPGA实现LVDS的方法。-High-speed serial differential interfaces (HSDI) design example implementation using FPGA LVDS QUARTUS and use of the method.
led_test_95t
- 针对xilinx virtex5芯片的流水灯测试 重点在于差分输入-ledtest virtex5
Key
- 具有桥式结构的传感器很多，如利用应变原理、磁电阻原理和其他变电阻原理的传感器，可以实现对压力、位移、加速度、磁场等物理量的测试。这种结构的差分输出可以增加灵敏度，也有一定抵消外加干扰的能力。而且有的虽不是差分输出，比如电阻分压式的输出，可以认为是“半桥”，我们还可以人为的加上另一半，即加上一对精密电阻和一个电位器组成另一个分压电路，形成差分输出。每次调节电位器使差分输出为0，抵消零磁电压。-Bridge structure with many sensors, such as the use o
shift
- E1接收部分主要功能是实现从输入的差分线路数据中恢复出2.048M线路时钟并将数据解码输出。包括解码和线路时钟恢复两模块。-E1 to receive some of the major functions of the difference from the input data lines to recover a clock and data lines 2.048M decoder output. Including decoding and clock recovery circuit
FPGA_Based_Multi-channels_Serial_ADC_controller.ra
- 采用FPGA控制ADS7844进行模数转换。ADS7844 是Burr_Brown公司推出的一种高性能、宽电压、低功耗的12 b串行数模转换器。它有8个模拟输入端，可用软件编程为8通道单端输入A／D转换器或4通道差分输入A／D转换器，其转换率高达200 kHz，而线性误差和差分误差最大仅为±1 LSB。-Using FPGA control ADS7844 analog to digital conversion. ADS7844 is a Burr_Brown the company intr
cpsk_dpsk
- 数字通信系统相移键控CPSK信号和差分相移键控的调制与解调的VHDL代码-Phase shift keying digital communication system CPSK signals and differential phase-shift keying modulation and demodulation of the VHDL code for
Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a
- 本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础 上，采用超高速
FPGA
- FPGA中差分信号的使用，一份关于FPGA布线资料-In the use of differential signal FPGA a FPGA routing information on the
dif_jiaorao
- FPGA适用的加扰和差分编码程序，VHDL描述，适用于Xilinx FPGA-for Xilinx FPGA
SCA126T-100130
- SCA126T 是瑞芬科技针对工业现场控制领域推出串口输出型双轴倾角传感器，内置高精 度16bit A/D 差分转换器，通过5 阶滤波滤波算法，最终输出双方向的倾角值。 接口可选RS485；RS232 或TTL 电平。由于内置了ADI 公司的高精度数字温感器，所以 输出角度在工作温度范围内都得到了再次修正，保证产品在低温与高置环境下的高重复性。 高的输出速度能达到20 次/秒。产品属于真正工业级产品，性能可靠稳定，扩展性好， 多种输出可供选择。适合应用于各种恶劣工业控制环境-
AnalysisofmaximizeddifferentialpoweragainstAES(1).
- 在讨论AES 功耗模型的基础上,提出了一种新的最大差分功耗攻击(MDPA) 的方法. 算法对被攻击的 部分明文用猜测的密钥进行变换,采用差分的方法去除噪声,比较由变换后的明文和正确密钥产生的一组功 耗值,通过寻找最大功耗值得到正确的密钥.-Power model in the discussion on the basis of AES, a new maximum differential power attacks (MDPA) method. Algorithm was attac
fpga
- 基于现场可编程门阵列( Fie ld Programmab le Ga teA rrays, FPGA )硬件平台和背景差分算法设计一个静态背景下 的视频移动目标检测与跟踪系统, 并详细给出系统的实现过程。检测结果表明: 采用FPGA硬件实现系统设计, 极大地提高了 系统的处理速度, 在静态背景下, 可以实时、准确地检测和跟踪到移动目标。-Based on field programmable gate array (Fie ld Programmab le Ga teA rrays,
hdlc_encode
- 基于Verilog的HDLC解码器。输出外接485进行差分输出。-HDLC-based Verilog decoder. Output of an external differential output 485.
msk_mod
- msk 调制解调源码，每符号采样8次。对pn码进行调制后，进行解调，解调过程含：符号差分，中值滤波等过程。-msk modem source code, sample 8 times per symbol. Modulation of the pn code after the demodulation, the demodulation process including: symbol differential, the value of the filtering process.
45685
- 基于vhdl的差分编码，完美实现，希望可以帮助到我这样的新手-Vhdl based on differential encoding, the perfect realization, I hope to help to the novice like me