CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 并口编程

搜索资源列表

  1. lcdexample

    0下载:
  2. cpld实现与液晶屏并口通信,VHDL 语言编程。对VHDL初学者应该有帮助的。-cpld achieve parallel with the LCD screen communications, VHDL programming. Right VHDL beginners should help.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.14kb
    • 提供者:黄小光
  1. DEMO1_KEY_LED

    0下载:
  2. KX_DVP3F型FPGA应用板/开发板(全套)包括:  CycloneII系列FPGA EP2C8Q208C8 40万们,含20M-270MHz锁相环2个。  RS232串行接口;VGA视频口  高速SRAM 512KB。可用于语音处理,NiosII运行等。  配置Flash EPCS2, 10万次烧写周期 。  isp单片机T89S8253:MCS51兼容单片机,12
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:352.27kb
    • 提供者:ldg
  1. BasedontheCPLDliquidcrystaldisplaycontrolsystemdes

    0下载:
  2. LCD 因其轻薄短小,低功耗,无辐射,平面 直角显示,以及影像稳定等特点,当今应用非常 广泛。CPLD(复杂可编程逻辑器件) 是一种具有 丰富可编程功能引脚的可编程逻辑器件,不仅可 实现常规的逻辑器件功能,还可以实现复杂而独 特的时序逻辑功能。并且具有ISP (在线可编 程) [1 ] 功能,便于进行系统设计和现场对系统进 行功能修改、调试、升级。通常CPLD 芯片都有 着上万次的重写次数,即用CPLD[ 2 ] 进行硬件设 计,就像软件设计一样灵活、方便。而
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:163.39kb
    • 提供者:hjh
  1. dds

    1下载:
  2. 本设计使用8051单片机ip核,并用VHDL语言设计DDS的各功能模块,利用顶层设计的思想组合成DDS(直接数字频率综合)函数信号发生器,并与单片机ip核的I/O口相连。编译完下载到可编程逻辑器件中(FPGA),实现相应的功能。该设计中使用的是LCD2004液晶显示。-dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.29kb
    • 提供者:kelas
  1. DDSSYNCtrl_tri_face

    2下载:
  2. AD9910的实验代码,使用并口实现快速调频,编程通过原理图和语言混合-AD9910 experimental code, the use of parallel fast FM, the programming language through the schematic and mixed
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-11
    • 文件大小:16.2mb
    • 提供者:张旭
  1. The-design-of-the-bicycle-odometer

    1下载:
  2. 本系统由霍尔传感器、RC滤波电路、单片机AT89S51、系统化LED显示模块、数据存储电路和键盘控制组成。其中霍尔传感器包含信号放大和波形整形。对待测信号进行放大的目的是降低对待测信号的幅度要求;波形变换和波形整形电路则用来将放大的信号转换成可与单片机相连的TTL信号;通过单片机的设置可使内部定时器T1对脉冲输入引脚T0进行控制,这样能精确地算出加到T0引脚的单位时间内检测到的脉冲数;设计中速度显示采用LED模块,通过速度换算得来的里程数采用I2C总线并通过E2PROM来存储,既节省了所需单片机
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-04-21
    • 文件大小:206kb
    • 提供者:除魔为道
  1. Foreign-language-translation

    0下载:
  2. 本系统由霍尔传感器、RC滤波电路、单片机AT89S51、系统化LED显示模块、数据存储电路和键盘控制组成。其中霍尔传感器包含信号放大和波形整形。对待测信号进行放大的目的是降低对待测信号的幅度要求;波形变换和波形整形电路则用来将放大的信号转换成可与单片机相连的TTL信号;通过单片机的设置可使内部定时器T1对脉冲输入引脚T0进行控制,这样能精确地算出加到T0引脚的单位时间内检测到的脉冲数;设计中速度显示采用LED模块,通过速度换算得来的里程数采用I2C总线并通过E2PROM来存储,既节省了所需单片机
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:12.96kb
    • 提供者:除魔为道
  1. dw8051-used-in-FPGA

    1下载:
  2. 自己下载的dw8051核,并在atlys fpga开发板上运行成功。其中rom和ram都已经生成,4个并行I/O口也有。编程语言是verilog。另外,还有hex转in文件的小软件,以及Uedit这个文本编辑器,它是用来给dw8051的rom载入程序的。-The the dw8051 nuclear, download and run atlys fpga development board. Rom and ram have been generated, there are four par
  3. 所属分类:VHDL编程

    • 发布日期:2012-11-19
    • 文件大小:27.85mb
    • 提供者:ayading826
  1. parameter_uart_rx

    1下载:
  2. 串口接收模块,可以通过parameter,参数化配置传输速率、传输位宽和校验。采用Verilog语音编程实现。使用者根据串口的要求配置好参数,并根据缓冲的大小配置FIFO就可以使用。对帧错误(停止位不为高),检验错误和读FIFO超时(FIFO满的情况下,有新的数据到)等现象进行了检查。(UART serial receiver module, through parameter, configuration parameters of the transmission rate, Data wi
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-08-30
    • 文件大小:4kb
    • 提供者:老工程师
搜珍网 www.dssz.com