CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 序号

搜索资源列表

  1. 抢答器

    1下载:
  2. 扳动定义为“开始”(即enable)的开关后,一排指示灯变亮,之后抢答开始,有4个扳动开关代表4个抢答器,数码管将显示出最先被扳动的开关的序号,同时发出声音,表示抢答成功。若未按“开始”前,有任意开关被扳动,则数码管显示被扳动开关的序号,并发出另一种声音,表示有人抢答。-reached for the definition of "start" (enable) the switch, a row of bright lights changed, after Respond
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.32kb
    • 提供者:王季红
  1. huoqucpuxuhao

    0下载:
  2. 查看cpu序号 可以使软件绑定电脑 方便我们自己辛苦编写的软件使用合法-View cpu serial number
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:160.71kb
    • 提供者:wuneng
  1. VHDL-Responder-Course-Design

    0下载:
  2. 开始键按下后,8个进度指示灯依次点亮,之后开始抢答。4个按键开关代表4个抢答键,由数码管显示最先按下的开关序号,表示此号码抢答成功。若在进度灯全亮之前有任意键被按下,则表示有人犯规!系统结构描述:此系统共包括4个板块,分别是输入板块、计数器板块、数码显示器板块、判断板块,各功能组合一起构成一个完整的抢答器。-Start key is pressed, 8 progress lights were lit, and then answer in the beginning. 4 key switc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:365.26kb
    • 提供者:竹下寺宁
  1. Digital-Responder

    0下载:
  2. 数字抢答器① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。 ② 智能电子抢答器可容纳4组参赛者抢答,每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。 ④ 设计一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。 ⑤ 设计一个犯规电路,对提
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.09mb
    • 提供者:wtm_dxyb
  1. music_player

    0下载:
  2. 音乐播放器: 1.可以播放四首乐曲,设置play、next、reset三个按键。按play键播放当前音乐,按next键播放下一首音乐。 2、LED指示播放情况(播放时点亮)、LED2和LED3指示当前乐曲序号。-Music Player: 1. Can play four songs, set the play, next, reset three buttons. Press PLAY to play this music, press the next button to play
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:46.68kb
    • 提供者:绛蕤
  1. MUSIC_PLAYER

    0下载:
  2. 可以播放四首乐曲,设置play、next、reset三个按键。按play键播放当前乐曲,按键next播放下一首乐曲。 LED0指示播放情况(播放时点亮)、LED2和LED3指示当前乐曲序号。-You can play four songs, set play, next, reset three keys. Press the play button to play the current song, button next to play the next song. LED0 ind
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:17.77mb
    • 提供者:张斯佳
  1. siluqiangdaqi_FPGA_Quartus-II

    0下载:
  2. 实现四路抢答,电路具有第一抢答信号的鉴别和锁存功能,在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。 一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。 设计一个犯规电路,对提前抢答和超时抢答者鸣喇叭示警,并显示犯规的组别序号。-Achieve four answer. The circuit have a first
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1004.43kb
    • 提供者:俞少迪
  1. OSCFAR

    0下载:
  2. OSCFAR中最重要的排序算法实现,单周期输出一组数据排序之后的特定序号的数值,作为CFAR的参考值。-OSCFAR the most important sorting algorithm to achieve a single cycle of a set of data after sorting the number of specific serial number, as a reference value of CFAR.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:2.99kb
    • 提供者:wang
搜珍网 www.dssz.com