CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 指针

搜索资源列表

  1. compareFIFO

    0下载:
  2. 异步FIFO的指针比较技术,写的比较详细,感兴趣的可以看一下
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:151695
    • 提供者:陆见风
  1. Chapter-9

    0下载:
  2. Verilog编写的异步串行FIFO程序,包括各种标志位,指针注释,其中还有SDRAM的读写程序-Asynchronous serial FIFO write Verilog procedures, including a variety of flag, pointer annotations, among them a SDRAM read and write procedures for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3988355
    • 提供者:张跃平
  1. FPGA-Kai-Fa-Ban.REV2.0

    0下载:
  2. 本产品教程与注亍NIOS Ⅱ嵌入式开収,主要由C诧言开収,因此,打好C诧言的基础很重要,在此推荐一本《C程序设计诧言》(第2版),英文名为《The C Programming Language》(Second Edition),该书是由C诧言的设计者Brian W.Kernighan和Dennis M.Ritchie编写的一部介绍标准C诧言及其程序设计方法的权威性经典著作。全面、系统地讱述了C诧言的各个特性及程序设计的基本方法,包括基本概念,类型和表达式、控制流、函数不程序结构、指针不数组、结构
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1953029
    • 提供者:liyucai
  1. chengxu

    0下载:
  2. 实现用PG12864LCD设计的指针式电子钟-Realize PG12864LCD pointer type design with the electric clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2326
    • 提供者:朱宏新
  1. chengxu

    0下载:
  2. 用PG12864LCD设计的指针式电子钟-PG12864LCD design with the pointer type electric clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2174
    • 提供者:朱宏新
  1. the-strong-cpu-design

    0下载:
  2. 增强型CPU设计,带有PC指针与存储器,用VHDL语言写的,不含流水线设计,实现二进制灯循环亮-Enhanced CPU design, with the PC pointer memory write VHDL language, non-pipelined design to achieve binary bright light cycle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1610151
    • 提供者:郭雅娟
  1. 4

    0下载:
  2. 8x9FIFO逻辑功能的VHDL语言程序,程序中定义了四个进程,用来寄存数据,控制读指针,控制写指针以及控制三态输出-VHDL language program for 8x9FIFO logic function, the program defines four processes for data storage to control the read pointer to control the write pointer as well as to control three-stat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:897
    • 提供者:
  1. FIFO

    0下载:
  2. FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存 储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写 入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存 储器那样可以由地址线决定读取或写入某个指定的地址-FIFO is the abbreviation of the English First In First Out, a FIFO data buffer, the differen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:351423
    • 提供者:李海军
  1. asynchorous_FIFO

    0下载:
  2. 讲述异步FIFO一种新型实现方式,将读写指针地址扩展,更为简洁-A new way to achieve about the asynchronous FIFO read and write pointers address extension, more concise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:498015
    • 提供者:xjsfuture
  1. rtc

    0下载:
  2. NIOS II下进行RTC实时时钟的开发,比较有难度的知识点: 1. PIO的深度应用; 2. C语言中函数指针的应用; 3. DS1302的驱动编写; 4. C语言中程序的模块化书写方式; -NIOS II development for the next RTC real time clock, have more knowledge of difficulty: . 1 PIO depth application 2 Application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11820454
    • 提供者:赵莉
  1. msp430f5529_digital_clock

    0下载:
  2. 这是一份msp430f5529开发板的数字钟例程,实现了数字时时钟,指针式时钟,背光调整等一系列完善的功能-This is a digital clock routine of msp430f5529, it has digital clock, pointer type clock, backlight adjustment and a series of perfect functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2626449
    • 提供者:tanxiaoyao
  1. AsynCFIFO

    0下载:
  2. 跨时钟域,异步的FIFO,利用指针移动,数据不移动,通过两级锁存消除跨时钟域的信号竞争-Cross clock domains and asynchronous FIFO, use the pointer to move, do not move the data, eliminating cross clock domain signal through a two-stage competition latch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1832
    • 提供者:李少博
  1. Synchronous-FIFO

    0下载:
  2. FIFO是英文FIRST-IN-FIRST-OUT的缩写,是一种先进先出的数据缓存器,它与普通存储器的区别是没有外部读写地址线,这样使用起来非常方便,但是缺点是只能顺序读写数据,其数据地址由内部读写指针自动加1完成 FIFO的主要功能是基于对双口RAM的读写控制来完成的,根据双口RAM的数据存储状况产生空满信号。双口RAM指的就是能同时对RAM进行读写操作的RAM存储器 -FIFO is an abbreviation of the English FIRST-IN-FIRST-OUT,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4055
    • 提供者:刘东辉
  1. FIFO_ASY

    0下载:
  2. 异步FIFO,利用格雷码作异步FIFO指针减少亚稳态产生,利用同步寄存器放置亚稳态的级联传播。(Asynchronous FIFO, using gray code for asynchronous FIFO pointer to reduce metastable, cascade propagation using synchronous register placed metastable.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:2048
    • 提供者:253765952
  1. cpuzl

    0下载:
  2. 实现18位操作指令实现PC指针的变化,及得到对应地址的操作指令(Implement 18 bit operation instructions to realize change of pointer and obtain operation instructions corresponding to corresponding address)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:8635392
    • 提供者:ltfy咖啡
搜珍网 www.dssz.com