搜索资源列表
254646
- 数码管动态扫描 vhdl-of dynamic digital scanning vhdl
tclk
- ALARM=1时蜂鸣器叫。 --第50秒时开始叫，连续叫10秒，前9秒为低音，最后1秒为高音。 --高音为500HZ，低音为250HZ。 --按住MS1（ML1灯灭）时自动加，按调分键MS2（ML2灯灭）分自动加。 --6个共阴LED数码管分别显示时/分/秒，6个LED数码管动态扫描显示。
DTXS
- Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现
alarm
- 1．6个数码管动态扫描显示驱动 2．按键模式选择(时\\分\\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能，时、分定闹即可，无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
shuma.rar
- 数码管动态显示程序，verilog的，已经调试成功,verilog
dled.rar
- VHDL语言，动态数码管扫描显示。包含分频程序和扫描键盘程序。,VHDL language, dynamic digital tube display scan. Frequency Division contains the procedures and procedures for scanning the keyboard.
shumaguan.rar
- 用CPLD驱动数码管，实现从0000计到9999，数码管是用动态显示，程序用VERILOG完成的,CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG
LED_0000_9999
- 7段数码管动态显示0000-9999,vhdl语言-7-segment LED dynamic display of 0000-9999, the VHDL language
myled4
- 四位动态数码管显示数字时钟的分位和秒位。工具：Quartus ii 6.0 语言：VHDL-4 shows the number of dynamic digital tube digital clock and seconds bit. Tools: Quartus ii 6.0 Language: VHDL
dig_scan
- 将AD采样的八位比特转化为十进制数值大小，并用数码管动态显示-The AD sample into the eight-bit decimal numerical size, and dynamic display with digital control
loopdisp
- 利用CPLD控制六个数码管动态显示所要显示的数值-CPLD to control the use of six LED dynamic display to display the numerical
SHUMAGUAN
- 数码管动态显示0到9数码管动态显示0到9-SHUMAGUAN
xq_Test7
- VHDL语言编写一个BCD计数器并在七段显示数码管上显示的程序,实现了动态扫描，而且很好用-VHDL language a BCD counter and in the seven-segment display digital tube display process to achieve a dynamic scanning, and it just works
seg
- 数码管显示（verilog） 自己写的 在数码管上显示01234567 动态显示-Digital LED display (verilog) himself wrote in the digital tube display 01234567 dynamic display
digital-frequency
- 数字频率计 采用Verilog语言编写，分为8个模块，分别是计数器，门控，分频，寄存器，多路选择，动态位选择，BCD译码模块-Digital frequency meter using Verilog language, divided into eight modules, namely, the counter, gated, frequency, register, multiplexer, Dynamic Choice, BCD decoding module
pinlvji
- 用vhdl语言写的频率计，可以实现1khz到1Mhz，当低于1Khz时可实现测周期单位为ms，测量精度达到99 ，用数码管动态显示-Vhdl language written with the frequency meter can be achieved 1khz to 1Mhz, when less than 1Khz cycle when unit for detecting ms, 99 accuracy, dynamic display with digital control
8个数码管显示数码管动态扫描显示
- 共阳极数码管显示1,2,3,4,5,6,7,8。FPGA可直接编译。
shumaguan
- 7断数码管动态显示数字，初学者适用，芯片是MAX II系列的芯片，比较老旧了。(Digital tube display number)
SMG
- 实现将BCD码动态扫描显示在数码管上--verilog(The realization of dynamic scanning BCD code displayed on the digital tube --verilog)
Exp_5
- 数码管动态显示，可以将输入的按键值显示在数码管上。(Dynamic display of digital tube)