搜索资源列表
shumaguan.rar
- 用CPLD驱动数码管，实现从0000计到9999，数码管是用动态显示，程序用VERILOG完成的,CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG
FPGA_7279
- 基于FPGA的7279键盘数码管驱动，硬件实测，完美运行-FPGA-based digital control of the 7279 keyboard-driven, hardware measurement, perfect run
VHDL
- DEMO2 数码管扫描显示电路/DEMO4 计数时钟 DEMO5 键盘扫描设计/DEMO6 波形发生器/DEMO7 用DAC实现电压信号检测/DEMO8 ADC电压测量/DEMO9 液晶驱动电路设计-DEMO2 digital tube display circuit scan/DEMO4 count clock scan design DEMO5 keyboard/DEMO6 Waveform Generator/DEMO7 implementation by DAC voltage si
DVP3000J
- ET6202驱动数码管显示，每个按键显示一个数字，用AT89S51作MCU-ET6202-driven digital display, each button displays a number for the MCU to use AT89S51
display
- vhdl,七段数码管驱动程序，完成数字显示功能-vhdl, seven-segment digital tube driver, complete the digital display
decode_display
- 基于FPGA的动态数码管驱动程序，用verilog HDL语言实现。-FPGA-based digital control of dynamic drivers, using verilog HDL language.
clock
- 一个可调时间的时钟，包括分频器，时分秒显示，数码管驱动-An adjustable time clock, including the divider, when minutes and seconds display, the digital control-driven
matriled
- led显示器应用相当广泛，数码管的应用也很广泛，本设计就led驱动，数码管驱动进行了设计，设计中采用VHDL语言，在FPGA上实现了功能方真，在开发板上实现功能。-led driver， led scan
10512210247008
- 该数字式相位测量仪以单片机 (89c52) 为核心 , 通过高速计数器 CD4040 为计数器计算脉冲个数从 , 而达到计算相位的要求 , 通过 8279 驱动数码管显示正弦波的频率，不采用一般的模拟的振动器产生 , 而是采用单片机产生 , 从而实现了产生到显示的数字化 . 具有产生的频率精确 , 稳定的特点 . 相移部分采用一般的 RC 移相电路 , 节省了成本。-The digital phase-measuring instrument in order to microcontrolle
LEDtest
- 简单的7段数码管驱动，对应de2，可直接用，内含de2板子的管脚分配-Simple digital control driver 7, corresponding to de2, can be directly used, containing de2 board pin allocation
FPGA_SEG7_V4
- 7位数码管驱动程序，FPGA VHDL 仿真通过，-7 LED drivers, FPGA VHDL
nixietube
- FPGA入门教程-----数码管驱动，适合新入门-FPGA Tutorial----- LED driver for the new entry
frequency-meter-of-same-precision
- 本系统采用了以Altera芯片EPF10K10LC84-4和单片机仿真器伟福H51/S POD-H8X5X 为核心，同时辅有8位七段数码管和7219数码管驱动芯片。设计使用max+plus2，keil3和伟福开发环境，其中FPGA计数功能，FPGA与单片机的接口通信，单片机计算数据并驱动显示模块等功能。 系统实现了4hz~12Mhz频率的测量，并利用科学计数法显示。测量相对误差在0.005 以内，每个频段均显示6位有效数字。 本系统的特点在于高精度，显示界面科学友好。硬件部分VHD
SEG7
- ALTERA公司DE2开发板的数码管驱动程序，包含引脚配置文件-ALTERA DE2 board digital driver contains the pin configuration files
seg7x6
- 本代码使用Verilog语言编写的带状态机的数码管驱动并在FPGA上得到验证！-This code uses the Verilog language with digital tube-driven state machine to be verified on the FPGA!
div_clk_encoder
- 对系统时候进行任意的偶数分频，只要修改几个位置即可，方便移植。另一个是7段数码管驱动程序。使用-System when any even divide, as long as the modified several locations can be easily ported.
2个7段数码管
- 利用UP 实验板，设计一个8bit计数器，用其输出驱动EPF10K70RC240-4 外接的两个7段数码管
PS2键盘实验－识别0-9和A-F 数码管显示值
- VHDL FPGA驱动键盘工程及源代码 试验已经通过 直接下载使用-VHDL FPGA driven keyboard Engineering and source code test has been used through direct download
display-seg
- 七段数码管驱动电路，fpga，seg7，altera开发板例子-risc-cpu design，seg7，fpga
baduanshumaguan
- 用VHDL语言设计并实现一电路，其功能是8个数码管分别显示数字0－7。首先是数码管0显示0，其他数码管不显示；然后是数码管1显示1，其他数码管不显示；依此类推，数码管7显示完后再显示数码管0，这样循环下去。（提示：数字0－7的循环可以使用8进制计数器对1Hz的时钟信号进行计数得到，计数器的输出送到BCD到七段数码管的译码器，由其驱动数码管显示相应的数字。）(Using VHDL language to design and implement a circuit, its function is