利用门延时之间的短暂时间差产生脉冲信号作为跳变信号触发数据采集-Use of the short gate delay time difference between the pulse signals generated as a signal to trigger the transition of data collection. .

CPLD 24个通道循环检测有时序可控制反馈回路时间差-24-channel detector has a feedback loop to control the timing

提供一个基于block RAM 的直方图统计，使用一个buffer解决了由于流水线产生的读写RAM时间差 主要提供设计思路，控制逻辑和输出可另行设计-block RAM hist