CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 概率

搜索资源列表

  1. FPGA

    0下载:
  2. 将立体杂波图应用于气象杂波的CFAR处理,根据当前杂波环境的变化实时地产生杂内杂外标志,从而选择不同的信号处理支路处理当前气象杂波,提高了雷达的检测性能,降低了虚警概率。-Will be applied to three-dimensional meteorological clutter Clutter Map CFAR of treatment, according to the current clutter environment generated in real time with
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:172706
    • 提供者:zn
  1. Mentekaluo

    0下载:
  2. 本程序和文件主要利用蒙特拉罗的思想来完成圆周率的计算,利用事物发生的概率来逼近真实情况。-The programs and files using mainly Mengtelaluo thought to complete the calculation of pi, using the probability of things have to approximate the actual situation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:57365
    • 提供者:zonglichen
  1. SPA

    0下载:
  2. 首先介绍了LDPC码的校验矩阵和其因子表示方法,然后利用二分图对和积解码算法进行了详细的描述,最后给出了信度传播概率译码算法详细步骤,并对关键公式作了证明-This paper,first introduces the check matrix and the factor graph of LDPC,then describes the sum-product algorithm by using the factor graph,and finally presents the deta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:524327
    • 提供者:秦小星
  1. sync_neg

    0下载:
  2. 本模块是利用时钟同步输入的异步信号,使信号用于状态机处理,减少跑飞的概率。-This module is to use asynchronous clock synchronization input signal, the signal for the state machine, decreases the probability of runaway."
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2617
    • 提供者:myt
  1. Asynchronous-FIFO-design

    0下载:
  2. 异步FIFO是一种先进先出的电路,在异步电路中,由于时钟之间周期和相位完全独立,因而数据丢失概率不为零。如何设计一个高可靠性、高速异步的FIFO是一个难点,本代码介绍了一种解决方法。-Asynchronous FIFO is a kind of advanced first out circuit, in asynchronous circuit, as the clock cycle and phase between full independence, thus data loss pro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2617
    • 提供者:王国庆
  1. basesignal

    0下载:
  2. 产生一个长为1000的二进制随机序列,“0”的概率为 0.8,”1”的概率为0.2;  对上述数据进行归零AMI编码,脉冲宽度为符号宽度 的50 ,波形采样率为符号率的8倍,画出前20个符 号对应的波形(同时给出前20位信源序列)  改用HDB3码,画出前20个符号对应的波形  改用密勒码,画出前20个符号对应的波形  分别对上述1000个符号的波形进行功率谱估计,画出 功率谱  改变信源“0”的概率,观察AMI码的功率谱变化
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4549
    • 提供者:王先生
  1. FPGA-2048

    2下载:
  2. 一开始方格内会随机出现2这个小数字,每次可以选择上下左右其中一个方向去滑动,每滑动一次,所有的数字方块都会往滑动的方向靠拢外,系统也会在空白的地方乱数出现一个数字2或4方块,出现2的概率是出现4的概率的3倍,相同数字的方块在靠拢、相撞时会相加。系统给予的数字方块不是2就是4,玩家要想办法在这小小的16格范围中凑出“2048”这个数字方块。断的叠加最终拼凑出2048这个数字就算成功通关。当所有16格数字已满,无法叠加,且没有出现2048这个数字则算游戏失败。-Will randomly appea
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-08
    • 文件大小:6164
    • 提供者:吴国耀
  1. LDPC码编译码算法的研究与实现_陈石平

    1下载:
  2. 本文首先回顾了LDPC码的发展历程和现状,介绍了LDPC码检验矩阵的构造、编 译码原理。在对编译码作了深入探讨和分析后,接着进行了RU算法编码和长码编码 的FPGA实现;根据二叉树的性质,提出了一种长码编码的ASIC优化设计的方法,节省 了大量硬件资源;论文详细阐述了CORDIC算法原理以及LDPC码译码中所采用的指 数函数和反双曲正切函数的FPGA实现:CORDIC内核及前后处理单元设计、仿真、综 合及数据分析,这对LDPC码的译码具有很重要的意义,为用数字VLSI来实现LDPC的
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:1529856
    • 提供者:斯蓝蓝
搜珍网 www.dssz.com