搜索资源列表
mydesign.rar
- 基于FPGA的直接序列扩频发射机的设计与仿真。实验中以QuartusII 7.2 为设计和仿真工具， 各模块采用Verilog HDL设计并封装，顶层使用图形设计方式,最后得到的仿真结果使用Matlab描点来绘制出波形。 ,FPGA-based direct sequence spread spectrum transmitter of the design and simulation. Experiment to QuartusII 7.2 for the design and simu
ref-sdr-sdram-verilog
- SDRAM的vegilog代码，做一个SDRAM的封装成为SRAM一样进行操作。一个顶层文件下由三个模块-SDRAM
ctrller
- 本代码是控制SDRAM的VHDL代码，几经优化现已趋近完美，里面主要用状态机实现，现封装为entity，便于调用模块-This code is to control the SDRAM of the VHDL code, optimization has been several times closer to perfection, which is mainly used to achieve a state machine is encapsulated entity, easy to c
Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a
- 本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础 上，采用超高速
frequency_counter_2
- -- 这个程序用来测量输入信号的频率 -- 重点在于这个程序演示了，如何在顶层设计中调用已经编译好的模块，使用package -- 使用package将编译好的模块封装，以供顶层调用，注意这个程序顶层程序的调用方法 -- This program is used to measure the frequency of the input signal- focus on this process demonstrates how to call in the top-level de
smg_interface
- FIFO高速数据采集处理，串口发送接收封装，独立于上一模块，-FIFO high-speed data acquisition and processing, sending and receiving serial package, independent of the previous module,
test_sdram
- 对SDRAM进行读写，工程内部分为PLL以及复位处理模块、写SDRAM逻辑模块、读SDRAM逻辑模块、SDRAM读写封装模块、读写缓存FIFO模块、串口发生模块等。工程基于altera的Quartus II 10.1进行设计，使用更高版本的软件均可。-SDRAM read and write for the project is divided into the internal PLL and reset processing module, SDRAM write logic block,
sdram_hr_hw_4port
- FPGA控制SDRAM的源程序,SDRAM控制起来比较麻烦,时序复杂,本程序将其封装了一个模块,可以方便地调用.-FPGA to control the source of SDRAM, SDRAM control is too much trouble, the timing complexity of the procedure to package a module, you can easily call.
Q11_SOPC_Freq_Avalon
- FPGA平台下基于Nios II的数字频率计，测频模块采用verilogHDL编写，等精度算法，Avalon总线封装，Nios II读取最终的频率数值，显示在LCD12864上。-The Nios digital frequency meter based on II FPGA platform, the frequency measurement module written by verilogHDL, such as the accuracy of algorithm, Avalon bu
DE2_70_LTM
- VERILOG语言环境的LTM显示开发封装模块。-VERILOG language environment of the LTM display development encapsulated module.
de2_115_sram
- 基于quartus13.1在DE2_115平台下进行了SRAM的测试开发，功能虽然简单，但是代码风格很好，封装性很好！应该学会模块化书写程序！-DE2 115 SRAM QUARTUS13.1
SDR-SDRM
- 该工程对三星SDR SDRAM（K4S641632）进行读写，工程内部分为PLL以及复位处理模块、写SDRAM逻辑模块、读SDRAM逻辑模块、SDRAM读写封装模块、读写缓存FIFO模块、串口发生模块等-The project of Samsung SDR SDRAM (K4S641632), read and write, internal engineering points for PLL and reset processing module, SDRAM logic module, S