CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 点 线

搜索资源列表

  1. NCO_sin

    1下载:
  2. 基于FPGA的NCO设计,采用查表方法.八位地址线,一个周期采点256个,输出八位数据.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.04kb
    • 提供者:wei
  1. Floating-Point-Adder

    1下载:
  2. 浮点数加法器IP核的vhd设计。浮点数加法运算是运输中使用最高的运算,结合vhdl和EPGA可编程技术,完成具有5线级流水线结构、符合IEEE 754浮点标准、可参数化为单、双精度的浮点数加法器。-Floating point adder design IP core vhd. Floating-point addition operation is used in most transport operations, combined with vhdl and EPGA programmab
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:151.28kb
    • 提供者:凌音
  1. mysopc

    0下载:
  2. 基于友晶DE0开发板做的NiosII最小系统,主要是修正了开发板上闪存连线错误,已经测试过,烧到DE0里面就直接可以跑了。SDRAM和FLASH存储器都可以正常运行,里面还有一个用于点亮LED的小程序,是用软核实现的,从而证明该最小系统可以正常运行,其余的扩展可以自行开发-Friends of grain-based development board to do NiosII DE0 minimum system, mainly Fixed connection error on the de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.35mb
    • 提供者:周磊
  1. My_LCDdriver

    0下载:
  2. LCD12864驱动,含有基本驱动和基本绘图函数,例如:画线,画点,打印字母,打印汉字等。(KS0108控制器)-LCD12864 drive, containing the basic drive and the basic drawing functions, such as: draw lines, draw points, print letters, print characters and so on. (KS0108 controller)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:114.05kb
    • 提供者:张冰
  1. dd

    0下载:
  2. 本系统由FPGA构建,使用Nexys2(120万门)开发板。在VGA接口显示器上绘制图形,分辨率1024x768,绘图部分基于硬件,有画点、画线、画矩形、字符功能。使用32位处理器产生使用应绘制的内容,使用PSRAM作为显示存储器。可以以很高的刷新率绘制各种图形,具有很高的应用价值。-The system built by the FPGA of Nexys2 (120 million gates) development board. VGA connector on the monitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:56.99kb
    • 提供者:wen
  1. snaketc

    0下载:
  2. 贪吃蛇游戏机 用一个 8×8 点阵做为基本显示屏,4 个连续移动的的发光点表示一条蛇,用任意出现的一个亮点表示老鼠,用4 个排成一条线的发光点表示“墙”;用两位拨码开关控制蛇的运动方向,蛇撞“墙”、边或者游戏时间到,则游戏结束;老鼠出现的位置是随机的,每次出现的时间是5 秒钟,如果5 秒钟之内没有被吃掉,它就会在其它地方出现;用数码管显示得分情况和游戏剩余时间,每吃掉一次老鼠就加一分。 -Snake game console with a 88 dot matrix display as
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.09kb
    • 提供者:Sophia
  1. vga_driver

    0下载:
  2. 基于EP3C16的VGA显示驱动工程。时钟40M,图片存储在FPGA内部的ROM中,VGA显示器分辨力为800*600*60Hz,存储图片需要800*600点(bit),由于EP3C16的ROM不够大,ROM中存储内容为8bit*30000;显示器内容为上下半屏分别显示ROM中的内容,显示图片相同。ROM中的内容由地址线的变化来控制。-Display driver works based EP3C16 of VGA. Clock 40M, pictures stored in the ROM o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.73mb
    • 提供者:郭俊媛
搜珍网 www.dssz.com