CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 省

搜索资源列表

  1. fd

    0下载:
  2. 这是一个键盘防抖动的C程序。该防抖动程序采用计数器型,简单,稳定,省资源。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:170.52kb
    • 提供者:liuhailiang
  1. FPGAPLL

    0下载:
  2. FPGA做的PLL 可以使用,比软件自带的省一些资源-PLL can be used FPGA to do more than the software comes with some of the resources of the province,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:110.25kb
    • 提供者:李小虎
  1. 46_generic

    0下载:
  2. VHDL中generic缺省值的使用 -failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.28kb
    • 提供者:
  1. Xinlinx_footprint

    0下载:
  2. FPGA的部分封装图,可以为大家省下不少功夫。-FPGA part of package plans, we can save everyone a lot of kung fu.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:456.51kb
    • 提供者:raowei
  1. jianpanjiekoups2

    0下载:
  2. 【原创】44矩阵键盘接口程序(VHDL)(2009-10-27 201747) 标签:矩阵键盘vhdl杂谈 初级版:支持输入三个十位数字组成的两个操作数加减与或比较运算,零占位不可省。 程序代码:-【Original】 44 matrix keyboard interface program (VHDL) (2009-10-27 201747) Tags: Matrix keyboard vhdl Zatan junior version: support the i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.77kb
    • 提供者:hooyu
  1. time

    0下载:
  2. 用单片机及位LED数码管显示时分秒,以及24时的计时方式运行。能够整点提醒(短蜂鸣,次数代表整点时间),使用按键开关可实现时,分调整,秒表/时钟功能转换,省电(关闭显示)及定时设定提醒(蜂鸣器)等功能-With the microcontroller and LED digital tube display minutes and seconds, and 24 hours of run time. Reminded that the whole (short beep, the number
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.41kb
    • 提供者:梁启华
  1. AHB-Default-Slave-Module

    0下载:
  2. AMBA2.0版本AHB总线缺省从设备设计方面的技术支持,参考ARM公司AMBA技术手册。对AHB缺省从设备电路的接口、基本逻辑等方面进行介绍。-AMBA2.0 version of the default from the AHB bus support equipment design, ARM AMBA technology reference manual. Default on the AHB slave interface circuit, the basic logic, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:71.89kb
    • 提供者:杨宗凯
  1. msp430x41x

    0下载:
  2. 低电源电压范围为1.8 V至3.6 V 超低功耗: - 主动模式:280μA,在1 MHz,2.2伏 - 待机模式:1.1μA - 关闭模式(RAM保持):0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构, 125 ns指令周期时间 12位A/ D转换器具有内部 参考,采样和保持,并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.84mb
    • 提供者:苏春明
  1. UART

    0下载:
  2. 一个高速串口 使用查找表写的 很省资源 来自xilinx picoblaze代码-A high-speed serial port using a lookup table to write the provincial resources
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:386.21kb
    • 提供者:wangshaoyang
  1. Lab08

    0下载:
  2. 嚴格來說是verilog才對 但我找不到這環境 此code是用硬體去實現簡單的queue功能 可以合成在gate level 下也沒問題的 此外還有加上省電功能 有興趣可以參考一下-verilog for queue
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.04mb
    • 提供者:Pin
搜珍网 www.dssz.com