搜索资源列表
VHDL数学运算库1.0
- 这是一个VHDL写的数学运算的硬件设计库,还算比较完整-This is a VHDL write arithmetic hardware design basement, still relatively complete
CPLD_DMA
- 这是一款USB接口ISP1582器件实现DMA传输的辅助电路的硬件设计源代码-This is a ISP1582 USB device DMA transmission of the auxiliary circuit hardware design source code
VHDLBOOK
- 第1章 数字系统硬件设计概述 第2章 VHDL语言程序的基本结构 第3章 VHDL语言的数据类型及运算操作符 第4章 VHDL语言构造体的描述方式 第5章 VHDL语言的主要描述语句 第6章 状态机的设计-Chapter 1 digital system hardware design outlined in Chapter 2 VHDL the basic structure Chapter 3 VHDL data types and operations operator
VHDL_1
- 使用硬體描述語言HDL 設計硬體電路,台湾人写的PPT讲义,非常不错。VHDL硬件设计入门学习。VHDL基本語法架構,VHDL的零件庫(Library)及包裝(Package)等内容。
A_Golden_Guide_of_Verilog
- Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法 语义 合并以及将它应用到硬件设计的一个简明的快速参考指南
video_compression_systems.tar
- 视频压缩IPCORE,设计比较大,为硬件设计的工程师提高参考
Verilog_example
- 本文件包括多路选择器器建模,译码器实验程序,加法器实验程序,比较器实验程序,计数器建模,I2C接口标准建模源码,串行接口RS232标准建模源码标准,LCM建模源码,时钟6分频源码,串并转化源码。 ,对于硬件设计初学者来说有一定的参考价值。
CF_card_base_on_NiosII
- 基于NIOS的CF卡应用(包括了软件和硬件),ALTERA的IP库中只提供了底层的硬件寄存器描述头文件.这是个基于IP核HAL的软件,以及相应的硬件设计示例.
uart_verilog
- 包含UART口的VERILOG源程序,该程序在FPGA上验证通过,可作为芯片设计,或FPGA设计的一个完整IP核,硬件设计的兄弟们可参考一下。-include UART port of VERILOG source, the program tested in FPGA, as chip design, or FPGA design of a complete IP cores, hardware design brothers can make reference.
Verilog 设计技巧
- 本文介绍了使用verilog语言进行硬件设计的一些基本技巧-This paper describes the use of Verilog hardware design language, the basic skills
经典高速乘法器IP
- 乘法器是硬件设计中的很常见也很重要的一个模块,它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题,在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中,经常能使用到乘法器,所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of multiplication in software progra
alu
- 硬件设计vhdl_cpu1,1. You may copy and distribute verbatim copies of this core, as long -- as this file, and the other associated files, remain intact and -- unmodified. Modifications are outlined below.-hardware design vhdl_cpu1, 1. You may copy and dist
典型实例10.8 字符LCD接口的设计与实现
- 典型实例10.8 字符LCD接口的设计与实现 软件开发环境:ISE 7.1i 硬件开发环境:红色飓风II代-Xilinx版 1. 本实例控制开发板上面的LCD的显示; 2. 工程在\project文件夹里面 3. 源文件和管脚分配在\rtl文件夹里面 4. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。,Typical examples of character LCD interface 10.8 The Des
8B-10B.rar
- 一种新的8B-10B编解码硬件设计方法,希望对您的工作有所帮助。,A new codec 8B-10B hardware design, and I hope to be helpful to your work.
robertvision
- 基于FPGA的嵌入式机器人视觉识别系统模块源代码,也包括了所有硬件设计资料,是VERILOG格式-Embedded FPGA-based Robot Vision Recognition System module source code, including all hardware design information
GoldenGuideInChinese
- Verilog 黄金参考指南是Verilog 硬件描述语言及其语法语义合并以及将它应用到硬件设计的一个简明的快速参考指南。-Verilog Golden Reference Guide is the Verilog hardware descr iption language and its syntax and semantics of its merger application to the hardware design of a simple quick reference guide
dsp_builder
- Dsp Builder是一种将Matlab算法描述的语言,转换为硬件设计语言的工具。在VLSI和ULSI技术环境下,对于快速开发具有很大的帮助-Dsp Builder is a Matlab algorithm will be described in the language into hardware design language tools. In the VLSI and ULSI technology, environment, for the rapid development o
cordic-verilog
- 用Verilog写的cordic相位鉴别,采用8级的流水线的硬件设计-Written using Verilog cordic phase identification, using 8-level hardware design of the pipeline
序列算法电路设计
- 1.了解序列密码算法基本结构。 2.学习线性反馈移位寄存器(LFSR)设计方法。 3.掌握序列密码算法的FPGA程序结构。 4.掌握序列密码ZUC的硬件设计与实现 1.利用HDL语言描述ZUC算法的LFSR模块 2.结合接口电路程序,仿真验证LFSR模块正确性。
基于DSP和FPGA的通用数字信号处理系统设计
- 利用DSP配合FPGA为硬件架构,以DSP为数据处理核心,通过FPGA对USB、ADC和DAC等外围设备进行控制,并可实现频谱分析、数字滤波器等数字信号处理算法。(With DSP and FPGA as the hardware architecture and DSP as the data processing core, the peripheral devices such as USB, ADC and DAC are controlled by FPGA, and the digi