CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 竞赛

搜索资源列表

  1. RLC Test

    0下载:
  2. RLC Test程序,一个电子竞赛的题目。里面有详尽的源代码。-RLC Test procedures, an electronic race issue. There are detailed source code.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:620.89kb
    • 提供者:林玉儿
  1. exp13_7

    0下载:
  2. 竞赛抢答器:控制8255,C口作为输入,从A口输出与之对应的LED段码-race Responder : Control 8255, C mouth as input, output from the A-corresponding to the code of LED
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.01kb
    • 提供者:唐迪
  1. EP1C3_12_9_DDS

    0下载:
  2. 直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题) 其它详细资料说明请参考 http://www.kx-soc.com-direct digital frequency synthesis (DDS) experimental design (Electronic Design Contest tournament title) said other details Please refer to prescribed http://www.kx-soc.com
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:41.28kb
    • 提供者:阳光
  1. maxmin

    0下载:
  2. 一个自己编写的这次2008北京市电子竞赛VHDL源程序
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.19mb
    • 提供者:fspigfspig
  1. test

    0下载:
  2. 几个fpga竞赛的设计例
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.66mb
    • 提供者:汪辉
  1. 用VHDL语言实现四人智力竞赛抢答器的设计

    0下载:
  2. 1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb,进行锁存的同时发出aim信号实现声音提示,并使count模块进行答题时间的倒计时,在计满100妙后送出声音提示; 2、用ch41a模块将抢答结果转换为二进制数; 3、用sel模块产生数码管片选信号; 4、用ch42a模块将对应数码管片选信号,送出需要的显示信号; 5、用七段译码器dispa模块进行译码。
  3. 所属分类:VHDL编程

  1. dengjingdu.rar

    0下载:
  2. 根据第三届(1997年)全国大学生电子设计竞赛题目:简易数字频率计,完全用FPGA芯片做的一个等精度数字频率计。,According to the third (1997) National Undergraduate Electronic Design Contest Topic: simple digital frequency meter, complete with a FPGA chip, such as doing precision digital frequency meter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.91mb
    • 提供者:song
  1. Digital_Competition_Responder

    0下载:
  2. 设计一个数字式竞赛抢答器,可以判断第一抢答者,并具备计分功能。-Competition to design a digital answering device, can determine the first answer in person, and have the scoring function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:599.87kb
    • 提供者:刘智虎
  1. qiangdaqi

    0下载:
  2. 使用vhdl语言设计的一个四人参加的智力竞赛抢答计时器。当有某一参赛者首先按下抢答开关时,响应显示灯亮并伴有声响,此时抢答器不再接受其他输入信号。电路具有回答问题时间控制功能。要求回答问题时间小于100s(显示为0—99),时间显示采用倒计时方式。当达到限定时间时,的发出声响以示警告。 -Using VHDL language design four people to participate in the quiz answer in the timer. When a participa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:187.76kb
    • 提供者:陈小龙
  1. jiangsaidaima

    0下载:
  2. 这是竞赛代码和历程光盘,是学习嵌入式过程中比较简单的几个实例,在xinlinx环境下实现。-This is a contest code and course CD-ROM, the embedded process of learning a few simple examples to achieve in xinlinx environment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.48mb
    • 提供者:刘晓凯
  1. clock

    0下载:
  2. 时钟的vhdl实现,具有打铃等功能,是一个很好的实现,我们做电子竞赛的源代码-VHDL clock to achieve a play-ling and other functions, is a good realization, we have the source code of the electronic competition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1kb
    • 提供者:王培新
  1. display

    0下载:
  2. vhdl实现的显示模块的源代码,是电子竞赛的必备源码-VHDL realization of the display module s source code, is an essential source of electronic competition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.12kb
    • 提供者:王培新
  1. KX_DVP3F_SCH

    0下载:
  2. 康芯FPGA开发竞赛板kx-dvp3f的电路图-Kangxin FPGA development board kx-dvp3f circuit race
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:55.17kb
    • 提供者:liaocongliang
  1. WaveformGenerator

    0下载:
  2. 安徽省首届大学生电子设计竞赛,用VHDL编写的程序任意波形产生器-Anhui first Undergraduate Electronic Design Contest, using VHDL procedures for the preparation of Arbitrary Waveform Generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.71mb
    • 提供者:顾康
  1. bbb

    0下载:
  2. 基于VHDL的数字竞赛抢答器的设计及其仿真-Based on the figure competition Answer VHDL Design and Simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:85.19kb
    • 提供者:孙天雨
  1. RAM

    0下载:
  2. 曾经做过一电子竞赛课题部分,硬件描述语言VHDL做数据存储器512位存储深度,-Competition has been a subject of electronic parts, hardware descr iption language VHDL do data memory storage depth of 512,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:347.22kb
    • 提供者:zengyong
  1. SOPC_EDA

    0下载:
  2. EDA实验讲义,与电子竞赛培训,其中的很多的实验例程对初学者有很好的帮助-EDA test notes, and e-contest training, many of them experimental routines have a good help for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.55mb
    • 提供者:chen
  1. fashe

    0下载:
  2. ISE下的炮弹发射器原程序。可由此改编2010年北京市电子竞赛的题目程序-ISE artillery launchers under the original program. Beijing 2010 can thus adapt the subject of e-competition program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4.62kb
    • 提供者:aaaajjjj
  1. FPGAandDSP_Builder.pdf

    0下载:
  2. 某重点大学内部培训verilog和hdl的手册(用于电子竞赛),非常详细具体,对于初学者来说有非常大的帮助-House training a key university and hdl verilog manual (for electronic contest), very detailed and specific, for the beginners have a very big help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.49mb
    • 提供者:jl
  1. danpianjixitongban

    0下载:
  2. 全国大学生电子设计竞赛单片机最小系统版-内含原理图、系统版等文档和图。-National Undergraduate Electronic Design Contest SCM minimum system version- includes schematics, system version and other documents and plans.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:23.11mb
    • 提供者:张尅
« 12 3 »
搜珍网 www.dssz.com