CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 端口 发送

搜索资源列表

  1. commutionbetweenFPGAand8951F

    0下载:
  2. 单片机与FPGA的通信  功能 :单片机控制写FPGA一字节数据 单片机控制写FPGA一字节数据时钟 (注意读写数据端口可复用,也可分用) 单片机控制发送数据端口 -MCU and FPGA communication functions: SCM control FPGA to write a byte of data SCM control FPGA to write a byte of data clock (Note that the read and write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:335.79kb
    • 提供者:徐辉
  1. RS232

    0下载:
  2. RS232_串口通信的发送端verilog源程序代码-RS232_ serial communication sender verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.85kb
    • 提供者:咕嘟大树
  1. uart_tx_test

    0下载:
  2. 基于verilog的串口uart发送端实现-Verilog-based serial transmitter to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:241.83kb
    • 提供者:许地
  1. uart_rx_test

    0下载:
  2. 基于verilog的串口uart发送端实现-Verilog-based serial uart transmitter to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:332.65kb
    • 提供者:许地
  1. Fusion_UART

    0下载:
  2. 自己做的UART端口,有接受 发送和测试程序-To do their own UART port, testing procedures to receive and send
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.71kb
    • 提供者:sun
  1. EasyFPGA030-

    0下载:
  2. 用EasyFPGA030开发板来实现串口通信接口,通过电脑端发送相应的数据,可以控制板上的LED灯和特定端口电平的变化。 -With EasyFPGA030 development board to implement serial communication interface, through the computer sends the appropriate data, the control panel LED lamp and a specific port-level change
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:235.92kb
    • 提供者:asfk
  1. buffer

    0下载:
  2. 一个串行接收,并行发送的缓存器,其数据存储使用双端口SRAM(一读一写)实现,SRAM大小为深64、宽32位(64字×32位,使用提供的双端口SRAM见目录rf2shd4)。缓存器按一位串行输入接收数据,缓存器位置全满后不再接收串行数据输入;并根据读数请求,按接收数据的顺序,将接收完整的32位数据发送出去,并标记该缓存器位置为空,又可以放置新的串行输入数据。 设计了同步和异步两种串行发送方法。-Receive a serial, parallel send buffer, the data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:408.33kb
    • 提供者:张见
  1. the-8255-LCD

    2下载:
  2. 设计一串口通信程序,波特率9600,通过RS232串口自环。自动循环发送数据串(设计在程序中)接收并存储和显示该数据串发送数据内容由键盘输入,每串数据不大于8字节。数据串单次发送由按键启动,接收端显示数据串并存储。可查询、清楚已存数据串-The design of a serial communication program, baud rate 9600, through the RS232 serial ring. Automatic cycle to send data string (d
  3. 所属分类:VHDL编程

    • 发布日期:2013-07-10
    • 文件大小:24.79kb
    • 提供者:gonglingjun
  1. UART_TX

    0下载:
  2. xilinx urat发送端口源码程序,可直接调用的模块-The xilinx urat to send port source programs, the module can be called directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:1.67kb
    • 提供者:滕景忠
  1. uart

    0下载:
  2. Verilog 编写全双工UART input clk, // 这个模块的主时钟 input rst, // 同步复位信号 input rx, // 串口接收端口 output tx, // 串口发射端口 input transmit, // 发送信号 input [7:0] tx_byte, // 发送的字节 output received, // 表明,已接受到一个字节 output [7:0] rx_
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:1.36kb
    • 提供者:
  1. yibuchuanxingjiekou

    0下载:
  2. 能进行异步全双工串行通信的模块,该模块以固定的串行数据传送格式收发数据。每帧数据共10 位,其中1 位启动位,8 位数据位,1 位停止位。模块发送的数据由PC 端的串口调试助手接收,要求能发送数字和中文(一首古诗,在FPGA内采用ROM 的方式存储中文内码),并能进行切换。模块接收PC 端串口调试助手发送的16 进制数据,可按10 进制方式显示到LED 上。-Asynchronous full-duplex serial communications module can be performe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:2.72mb
    • 提供者:王婷
  1. Verilog-UART

    0下载:
  2. 功能:UART串口通讯实信实验 描述:本程序共四个模块 模块1:接收数据的波特率发生模块,接收模块在接收到下降沿时,通过标志位启 动该模块的波特率计数器,并在计数中返回一个采样标志位给接受模块, 通知接收模块采样; ---------------------------------------------------------------------- 模块2:数据接收模块,该模块一旦监测到数据输入端有下降沿,就立即启动波 特率(标志位置1),并使
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:15.99kb
    • 提供者:mrmu
  1. uart_fifo

    0下载:
  2. 带fifo的串口通信verilog设计,该设计为学习uart所用,完成PC端发送至fpga后fpga原数据返回,支持长字符串。-Serial communication with fifo verilog design, which is used to learn uart complete PC sends data back to the original post fpga fpga, support long strings.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:147kb
    • 提供者:Xin
  1. t1_comm

    0下载:
  2. 该程序包括数据的发送,加密,奇偶校验,接收,解密等模块,实现了一个完整的收发操作。为了测试方便,我们将接收到的数据直接引入发送端口,为此,我们编写了测试脚本文件,验证程序的正确性。该程序模块较多,读者可参考压缩包内的原理框图文件,以便于理解。-The program includes sending, encryption, parity, receive, decrypt data modules to achieve a complete transceiver operation. In
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:619.53kb
    • 提供者:宋国志
  1. UART_FPGA

    0下载:
  2. 此vhdl程序实现了在FPGA上构建UART通信串口。分为两部分,UART的发送端transfer和接收端receiver。需要外部根据需求提供波特率时钟。-This program implements the building vhdl UART serial interface on the FPGA. Divided into two parts, UART transfer sender and receiver receiver. Required to provide the ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.08kb
    • 提供者:lmy
  1. scope_new

    0下载:
  2. 本实验,为 ZX-2 开发板的综合实验,该实验利用 ZX-2 开发板上的 ADC、独 立按键、 UART 等外设, 搭建了一个具备丰富功能的数据采集卡, ZX-2 开发板负 责进行数据的采集并将数据通过串口发送到 PC 机上, PC 端,利用强大的串口调 试工具——串口猎人,来实现数据的接收分析,并将数据分别以波形、码表、柱 状图的形式动态显示出来,以让使用者能够直观的看到 ADC 采集到的信号细节。 同时,用户也可以使用串口猎人通过串口给下位机( FPGA) 发送指令,下位
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:23.27mb
    • 提供者:啧啧啧
  1. IIC读写EEPROM发送到PC串口

    0下载:
  2. 能实现用IIC读EEPROM并且将读取的数据通过串口发送到PC端,以及在PC端通过串口发送数据给FPGA,再利用IIC将数据写入EEPROM(The program can realize that FPGA read the data from EEPROM by IIC and then send it to PC by UART,and that PC send the data to FPGA by UART and then write the data to EEPROM by
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:241kb
    • 提供者:lml_234
  1. 用串口DMA方式接收发送数据

    2下载:
  2. 在STM32板子与电脑串口助手进行通信,用串口的DMA方式,先接收,再发送到PC端,可以连续接收,通过按键一次发送.(In the STM32 board and computer serial assistant for communication, using the serial port DMA way, first receive, and then sent to the PC terminal, you can receive continuously, sent through
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:2.12mb
    • 提供者:wisdomM
  1. uart_test

    0下载:
  2. 收发端都采用2M波特率发送串口数据,通过PIN口直接输入输出串口数据,目的是为了跟外围高速器件完成高速的串口数据的收发,普通USB转串口的都只能支持不到1M的波特率,内部采用乒乓FIFO进行时钟域切换以及缓存(The transmitter and receiver are used 2M baud rate serial data transmission, directly through the PIN port serial input and output data, the purp
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:15.56mb
    • 提供者:marktuwen
  1. 28_ad9226_test

    0下载:
  2. 此程序完成了的双路数据的采集,通过ad模块将模拟数据转化为12位数字信号,并通过串口发送在pc端的串口助手中显示(This program has completed the acquisition of dual data. Through the ad module, the analog data is converted into 12 bit digital signals and is sent to the serial port assistant at the PC side
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:3.21mb
    • 提供者:张小er
« 12 »
搜珍网 www.dssz.com