CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 系统启动计时

搜索资源列表

  1. Timer

    0下载:
  2. 假定系统时钟为50MHz,试设计一个电子秒表电路,使其按0.01s 的步长进行计时。该电子秒表具有异步清零和启动/停止计数功能,最大能计到59.99s,并用数码管显示计数值。用发光二极管显示向分钟的进位信号。-Assume that the system clock to 50MHz, the design of an electronic stopwatch test circuit, so the step by 0.01s to time. The electronic stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:517.91kb
    • 提供者:邓云鹏
  1. TAXI

    0下载:
  2. 基于VHDL的出租车计费器,通过VHDL语言来编程实现计费系统的四个功能块:分频模块,控制模块,计量模块和译码显示模块,最后使用MAX+PLUSII软件来对程序进行仿真,以模拟实现出租车的启动,停止以及等待等过程中的计时,计程和计费功能。-Taxi meter based on VHDL, VHDL language programming through the billing system of the four functional blocks: frequency module, co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:949byte
    • 提供者:张鹏飞
  1. Responder

    0下载:
  2. 基于VHDL语言的抢答器,各个模块的功能1.抢答器同时供N名选手,(此处假设4个)分别用4个按钮S0~ S3表示。 2.设置一个系统“开始复位”开关S,该开关由主持人控制(当主持人按下该开关后以前的状态复位并且开始计时抢答)。 3.抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能,且一次抢答的时间(0-99S)。当主持人启
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.8kb
    • 提供者:linhaiquan
  1. exp15

    0下载:
  2. 本实验的任务就是设计一个秒表,由于计时时钟信号为50MHz,因此需要对系统时钟进行500000分频才能得到。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,分别选用实验箱按键模块的KEY0、KEY1和 KEY2,按下KEY0,系统复位,所有寄存器全部清零;按下KEY2,秒表启动计时;按下KEY1,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下KEY2,秒表继续计时,除非按下KEY0,系统才能复位,显示全部为0000--00。-The task of this exper
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:698.33kb
    • 提供者:真三战魂
搜珍网 www.dssz.com