搜索资源列表
color_bar
- 使用vhdl语言在altera公司的up3板上产生vga信号，里面有详细的解析和说明，是一个很好的教程。-use of the VHDL language ALTERA company's board up3 have vga signal containing a detailed analysis and explanation is a good guide.
razzle
- 使用vhdl语言在altera公司的up3板上产生vga信号，里面有详细的解析和说明，是一个很好的教程。和上一个文件razzle差不多，但是产生的效果不一样。-use of the VHDL language ALTERA company's board up3 have vga signal containing a detailed analysis and explanation is a good guide. And on a razzle almost document,
vga_test
- vga显示源码，可供vga测试，且具有800*600及640*480两种解析度。
SDHAnalysis
- 光纤通信中的SDH数据帧解析及提取的VHDL实现源代码，共包含帧同步、E1及F1码流提取、DCC1码流提取、帧头开销串行输出四个主要模块-SDH fiber-optic communication data frame analysis and retrieval implementation of VHDL source code, include the frame synchronization, E1 and F1 stream extraction, DCC1 stream extra
quartus
- quartus中常见错误的解析以及解决办法，主要是VHDL也verilog HDL-Common Errors in quartus and the analytic solutions is mainly VHDL also verilog HDL
NMEA0803ProtocolAnalysis
- GPS主流协议——NMEA0803协议解析，输出时间，经度，维度，海拔，速度等信息-GPS mainstream protocol- NMEA0803 protocol analysis, output time, longitude, dimension, altitude, speed and other information
verilog
- 一个很好的关于verilog的PPT 第1章 EDA设计与Verilog HDL语言概述 第2章 Verilog HDL基础与开发平台操作指南 第3章 Verilog HDL程序结构 第4章 VERILOG HDL语言基本要素 第5章 面向综合的行为描述语句 第6章 面向验证和仿真的行为描述语句 第7章 系统任务和编译预处理语句 第8章 VERILOG HDL可综合设计的难点解析 第9章 高级逻辑设计思想与代码风格 第10章 可综合状态机开发实例 第1
verilog
- 第1章 EDA设计与Verilog HDL语言概述 第2章 Verilog HDL基础与开发平台操作指南 第3章 Verilog HDL程序结构 第4章 VERILOG HDL语言基本要素 第5章 面向综合的行为描述语句 第6章 面向验证和仿真的行为描述语句 第7章 系统任务和编译预处理语句 第8章 VERILOG HDL可综合设计的难点解析 第9章 高级逻辑设计思想与代码风格 第10章 可综合状态机开发实例 第11章 常用逻辑的VERILOG HDL实现
Detailed_Analysis_of_Verilog_language
- Verilog语言详细解析Detailed Analysis of Verilog language-Verilog language detailed analysis Detailed Analysis of Verilog language
QuartusIIerrors
- QuartusII警告信息解析是对QuartusII在使用过程中的常见错误进行了总结。-QuartusII warning analysis is QuartusII in the course of a summary of common errors.
NIOS_II
- 适合FPGA&SOPC初学者，是一个比较好的参考资料（Nios2 常见问题解析）-Nios2
l34_parser
- 报文解析，用来判断是否为正常报文及报文分类-Packet analysis, to determine whether a normal packet and packet classification
code
- 详细的解析加代码，是用VHDL写的编码器与解码器的简单应用 -Plus detailed analysis code is written in VHDL encoder and decoder, a simple application
FPGA-SPI-Slave
- SPI通信基于NI FPGA，利用FPGA硬件对SPI通信进行解析。-SPI communication based on NI FPGA。Build the communication between PC and SPI device
Verilog
- QuartusII编译与仿真之warning解析,设计示例,verilog中reg和wire类型的区别.-QuartusII compilation and simulation of warning analysis, design example, verilog in the difference between reg and wire type.
ethernetframe
- 实现ethernet帧的解析，读入一个文件，将文件中的帧逐个解析并输出，进行CRC校验-Ethernet frame to achieve the resolution, read a file, the file-by-frame analysis and output, the CRC check
ingress
- Verilog 实现1588协议的报文解析功能-Verilog 1588 packet analysis function
counter
- 用4个T触发器组成16位的计数器，FPGA实验ALTER DE2开发板自带光盘的案例程序解析-Four T flip-flop 16 of the counter, the case of FPGA experiment ALTER DE2 development board comes with CD-ROM program parse
clocker-and-timer
- 时钟与计时器，FPGA实验alter DE2开发板自带光盘的案例教程编程解析-Clock and timer, FPGA experimental alter the DE2 development board comes with the CD case tutorial programming resolution
1588接收解析代码
- 基于verilog的1588 V2协议解析的代码