CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 计划

搜索资源列表

  1. Reference_Design

    0下载:
  2. altera大学计划程序包,包括基本配置,可以直接移植
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1721359
    • 提供者:ysh
  1. 61EDA_C1202

    0下载:
  2. Altera大学计划程序包,基于Nios II的源代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1743360
    • 提供者:zw
  1. altera_up_avalon_sd_card_inter

    1下载:
  2. 基于VHDL的SD卡IP核,Altera公司推出的大学计划!最新版本9.0,VHDL-based IP core of the SD card, Altera' s university program launched! The latest version 9.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:263850
    • 提供者:兔子
  1. sd_card

    0下载:
  2. 面向altera公司的大学计划sd-card ip核,检测sd卡是否插入卡槽中。-Altera company s University Program for sd-card ip core, testing sd card is inserted into the card slot
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1644023
    • 提供者:陈小林
  1. altera_up_avalon_ps2

    1下载:
  2. Altera公布的大学计划中基于VHDL的ps2的IP核!-Altera University Program announced VHDL-based IP core of the ps2!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:212837
    • 提供者:兔子
  1. altera_up_flash_memory

    1下载:
  2. Altera公司大学计划中公布的基于VHDL的通用flash的IP核!-Altera' s University Program announced in the flash-based VHDL generic IP core!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:188841
    • 提供者:兔子
  1. altera_up_avalon_irda

    1下载:
  2. Altera大学计划的红外通讯IP,avalon接口-Altera University Program of the infrared communication IP, avalon interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:485245
    • 提供者:Royal Wang
  1. altera_up_avalon_sd_card_interface_91

    0下载:
  2. 修改后的Altera大学计划IP Core,可用于QII9.1及9.1SP1-Revised Altera University Program IP Core, can be used for QII9.1 and 9.1SP1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:319248
    • 提供者:Royal Wang
  1. xlinx

    0下载:
  2. xilinx在天津的培训 是其大学培训计划的成功结果-xilinx training in Tianjin is the successful outcome of university training programs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:6032497
    • 提供者:李明
  1. NIOSII_design_(DE2)

    0下载:
  2. NiosII设计 基于Altera大学计划的DE2开发板-NIOSII design base on(DE2)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1203745
    • 提供者:刘强
  1. altera_up_sd_card_avalon_interface

    0下载:
  2. altera公司面向大学的大学计划中sd的ip核源程序,-altera company plan for universities in the ip sd_card nuclear source,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:12292
    • 提供者:陈小林
  1. Xilinx_ISE_PPT(whole)

    0下载:
  2. Xilinx_ISE_大学计划使用教程PPT(全) Xilinx_ISE_大学计划使用教程PPT_1包括:Xilinx公司产品概述,Xilinx公司软件平台介绍,Xilinx公司ISE10.1软件 设计流程介绍,PicoBlaze的8位微控制器概述,PicoBlaze的简单处理解决方案,PicoBlaze的一个实例,PicoBlaze指令集详解; Xilinx_ISE_大学计划使用教程PPT_2包括: PicoBlaze指令集详解,KCPSM3 汇编器,KCPSM3编程语法,KCPS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7601630
    • 提供者:zbj
  1. TSMC130

    1下载:
  2. 本文档提供重要信息,并通知有关此版本的PDK的。谁想要或计划使用的PDK的用户,应先阅读整份文件。-This document gives important information and notice regarding this release of PDK. Users who want or plan to use this PDK should read the entire document first.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11297192
    • 提供者:pong hk
  1. lab5

    0下载:
  2. xilinx大学计划的第五个实验,有极高的参考价值。-Xilinx university plans fifth experiment, have the extremely high reference value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3968417
    • 提供者:孙洪君
  1. A3_OCMJ_good

    0下载:
  2. OCMJ工程,包括两种写法。VHDL语言,配合使用达盛科技大学计划的开发板。硬件验证成功。-OCMJ projects, including two written. VHDL language, with up to Sheng University of Science and Technology Plan development board. Hardware verification successful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:598075
    • 提供者:luowenqing
  1. Xilinx-FPGA

    0下载:
  2. Xilinx 公司计划出版系列培训用书,开源项目的开发模式-Xilinx Inc. plans to publish a series of training, the development model of open source projects
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:10851436
    • 提供者:zhangchen
  1. Xilinx_Workshop-Design_Primer

    0下载:
  2. Xilinx 大学计划Professor Workshops系列课程-Xilinx Workshop FPGA Digital System Design Primer one
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:5782037
    • 提供者:zhibo_zhu
  1. PLD_design

    0下载:
  2. Altera大学生计划DE2-115开发板: Nios2开发应用-Altera Students plan DE2-115 board: Nios2 development and application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-13
    • 文件大小:20563942
    • 提供者:陈淮雨
搜珍网 www.dssz.com