搜索资源列表
ModelSim_Altera_61d_Exercises
- 很好的学习文档，对于软件的理解很有用。好好看，-Good learning document is useful for the understanding of the software. Good to see,
EDAreport
- 用VHDL实现秒表功能，即使时间为60分钟，实验报告格式，代码在文档最后。仿真软件使用quartus2-Using VHDL stopwatch function, even if the time is 60 minutes, the test report form, the code at the end of the document. Simulation software use quartus2
quartus2
- 主要是关于FPGA的开发软件QUARTUSII的学习文档和一些常用操作方法工具等-Mainly on the development of FPGA software QUARTUSII study documents and method of operation of some commonly used tools, etc.
quartus2
- quartus工具入门文档，altera公司官方软件翻译全文。-tool for quartus entry documents, altera company official translation of the full text of the software.
VerilogHDL_huawei
- 这是华为的verilogHDL文档，比较适合初学者对这个软件的初步了解，希望对大家有用 -This is Huawei' s verilogHDL documents, more suitable for beginners on a preliminary understanding of the software, I hope useful for all of us! ! !
VHDL-dianti
- 高楼电梯自动控制系统(Windows平台上运行的ispLEVER编程软件。 ): 1统控制的电梯往返于1-9层楼。 2客要去的楼层数可手动输入并显示（设为A数）。 3梯运行的楼层数可自动显示（设为B数）。 4A>B时，系统能输出使三相电机正转的时序信号，使电梯上升； 当A<B时，系统能输出使三相电机反转的时序信号，使电梯下降； 当A=B时，系统能输出使三相电机停机的信号，使电梯停止运行并开门； 5是上升还是下降各层电梯门外应有指示，各层电梯门外应有使电
Synplify_FPGA_HUAWEI
- Synplify工具使用指南(华为文档),华为培训资料，华为工程师讲述FPGA软件工具的使用-Synplify of FPGA soft by huawei Inc.
testbench
- 英文文章：testbench入门文档（xilinx的）,ise开发软件-introduce of testbench
ALTERA-advanced-part-CD-ROM
- 配套光盘提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。请读者将设计源文件拷贝到计算机硬盘上，并按照书中的操作步骤自行操作练习。示例说明文件包含了示例的详细信息和操作指南。 通过对本书的学习，读者对图1所示的Altera常用开发工具都有了一定的认识，可以说本书的核心内容就是讨论Altera Quartus I
Software_matrix
- 文档里列写了赛灵思的开发软件ISE的web版本所支持的功能-this document tell you that ISE (xilinx inc)web edition s function support
modulesim
- 学习EDA的一款非常好的软件modulesim的资料文档，详细介绍了该款软件是如何用的。这里有3份材料，读完之后，就会掌握这款软件了-Learn the EDA a very good software modulesim of the information document, detailing how to use the software to. There are 3 materials, after reading it, you will master this software
yi-wei-er-jin-zhi-quan-jia-qi
- 一位二进制全加器的源代码及详细WORD文档，maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-A binary full source code and detailed documentation WORD, maxplus software running, pin has been configured, EP1K30TC144-3
shu-kong-fen-pin-qi
- 数控分频器的源代码及详细WORD文档，maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-NC divider source code and detailed documentation WORD, maxplus software running, pin has been configured, the chip is EP1K30TC144-3
zedboard_CTT_v2013_2_130807
- 在文档里包含有Xilinx公司的软件Vivado的实验教程，可以尽快的对zedboard有个深入的学习了解，有助于初学者的快速学习-In a document containing the Xilinx Vivado experimental tutorial software, you can as soon as possible to have a depth of zedboard learn about, to help beginners learn fast