CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 过检测

搜索资源列表

  1. sobel

    0下载:
  2. 这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件,可在QuartusII或MaxplisII下综合和仿真,并在FPGA上测试过。可以进行修改支持其他大小图像的sobel边缘检测,同时还可以实现其它的图像模块化处理算法,例如高斯滤波,平滑等。-this is my own preparation for the 256 * 256 size of the image segmentation Edge Detection vhd document in the n
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.06kb
    • 提供者:刘洋
  1. match_rec

    1下载:
  2. 使用VERILOG实现QPSK信号的匹配滤波,对符号过采样率为4,在程序中设定相关峰的检测门限为3
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:209.14kb
    • 提供者:王莉
  1. Quartus

    1下载:
  2. Quartus程序是滤波器+功率检测+相关计算+TDD时隙切换,从滤波输出的过采样信号中随机指定输出其中的一路信号输出用来做功率检测和相关计算,相关计算完全采用串行计算比较的方式得到最大值,然后根据这个最大值的位置推算出上、下行时隙的切换点位置。-Filter+ Quartus program is related to computing power detection++ TDD time slot switch, from the filtered output signal over a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:45.39kb
    • 提供者:郑志龙
  1. VHDLguoliangjiance

    0下载:
  2. 过零检测,输出部分有整数部分和偏移部分组成-Zero-crossing detection, the output part of the integer part and offset a part
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:672.57kb
    • 提供者:liutao
  1. Verilog

    0下载:
  2. Verilog语言代码大汇总,包含了上百个代码!内容完全正确!已经检测过的!-Great summary of Verilog language code, contains hundreds of code! Entirely correct! Had been detected!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:111.9kb
    • 提供者:fengxuying
  1. frequency

    0下载:
  2. 能够检测方波正弦波以及锯齿波的频率,并且以及试过可以运行,采用的开发环境是ISE,编程语言是Verilog-Able to detect a square wave frequency of the sine wave and sawtooth wave, and as well tried can run the development environment is the ISE, the programming language is Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:665.6kb
    • 提供者:Owen
  1. fifo_ip

    0下载:
  2. 本程序是利用ise平台提供的IP核设计出的fifo,通过过上机运行检测。-This procedure is to use ise platform provides IP core design a fifo, passed through the machine running the test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:362.12kb
    • 提供者:pxm
  1. 100240217

    0下载:
  2. 心率监测仪 1,正常人心率为60到100,每6秒为一个单位,检测心跳是否正常,显示其心率值 2.心跳如果不够长,发生报警,心率过缓或心率过快的报警声音不同 3.心脏停止跳动,用连续的报警声 4.心率正常时闪烁显示心率,并伴有报警声音 5.心率正常解除报警 6.没按下查询键一次,三秒显示错误心率,三秒显示错误心率时间-Heart rate monitor 1, normal heart rate of 60 to 100, every six seconds as a un
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:470.45kb
    • 提供者:李军芬
  1. multi

    0下载:
  2. 这个只是在vhdl中符合4bit adder的乘法code内带test 可放心使用都是小弟已经检测过的-This just in line with 4bit adder vhdl multiplication code can be freely used within the zone test are brother had been detected
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:945byte
    • 提供者:zhangzicong
  1. seq

    0下载:
  2. 实现序列检测功能,新手编程,已经在modelsim里检验过了功能完整,内附模块化testbench(Sequence detection function, novice programming)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:2kb
    • 提供者:橙鸽
  1. device_dri

    0下载:
  2. 该程序结合iic驱动程序,可用自动检测硬件的寄存器配置参数是否正确,项目中已使用过(With the IIC driver, the program can automatically detect whether the hardware's register configuration parameters are correct. The program has been used in the project.)
  3. 所属分类:VHDL/FPGA/Verilog

搜珍网 www.dssz.com