CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 进程

搜索资源列表

  1. 一些VHDL源代码

    0下载:
  2. 内有波形发生器,加法器,经典双进程状态机,伪随机熟产生器,相应加法器的测试向量,16×8bit RAM,FIFO,通用RAM等源程序-within waveform generator, Adder, classic dual-process state machine, cooked pseudo-random generator, the corresponding Adder test vector, 16 x 8bit RAM, FIFO, etc. source generic RAM
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:45110
    • 提供者:蔡孟颖
  1. sl.v

    0下载:
  2. 路灯控制器 采用了状态机的概念编程,其中采用了信号检测进程防止干扰信号驱动芯片工作-lights controller state machine used the concept of programming, where the signal detection processes to prevent signal interference driver chips work
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:989
    • 提供者:李萧
  1. Test_Bench

    0下载:
  2. 波形发生器.经典双进程状态机.相应加法器的测试向量
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6623
    • 提供者:周斌
  1. vhdl

    0下载:
  2. 经典双进程状态机(含test beach),很好的内容,供大家学习交流
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1168
    • 提供者:吴风昱
  1. auto.self.machine.VHDL

    0下载:
  2. 货物信息存储,进程控制,硬币处理,余额计算,显示等功能。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:143812
    • 提供者:李立
  1. 9999counter

    0下载:
  2. ——9999计数器模块 四输出 设计要求频率计为四段显示,故计数器采用0~~9999计数,可以很好的利用数码管,以及增加频率计的精确度。模块内包含俩个进程,一为计数进程,二为时基信号控制计数模块数据输出进程。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1274
    • 提供者:张伯伦
  1. 2006112623122040

    0下载:
  2.  系统设置一个两位BCD码倒计时计数器(计数脉冲1HZ),用于记录各状态持续时间;  因为各状态持续时间不一致,所以上述计数器应置入不同的预置数;  倒计时计数值输出至二个数码管显示;  程序共设置4个进程: ① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器,其中P1和P3分别为个位和十位计数器,P2产生个位向十位的进位信号; ② P4是状态寄存器,控制状态的转换,并输出6盏交通灯的控制信号 -e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1234
    • 提供者:宋勤
  1. state_machine

    0下载:
  2. 三进程有限状态机的设计程序,内附有AD574逻辑控制真值表以及采样状态机的原理图-Third, the process of finite state machine design process, logic control of typhoons and rainstorms are AD574 truth table, as well as sampling state machine schematic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:39943
    • 提供者:lijq
  1. cd

    0下载:
  2. 通过在进程1中检测时钟上升沿,循环累加,触发进程2,一次输出高电平,使灯发光-1 in the process of testing the clock rising edge, cycle accumulate, triggering the process of 2, a high output, so that LED lamp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1022
    • 提供者:张力
  1. fen1to7

    0下载:
  2. 这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器,通过两个并行进程对输入信号CLK进行8分频,占空比为1:7-This is my ISP programming experiment in the preparation of an independent descr iption of the use of behavior to achieve the prescaler, through two parallel processes on the input signa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:27848
    • 提供者:daisichong
  1. zhuangtaiji

    0下载:
  2. 有限状态机及其设计技术是实用数字系统设计中的重要组成部分,也是实现高效可靠逻辑控制的重要途径,本程序为单进程moore型有限状态机底层设计源代码.-This procedure as a single process moore-type finite state machine underlying the design of the source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:30059
    • 提供者:谭海洋
  1. shop

    0下载:
  2. 自动售货机控制系统,具有对货物信息的存储,进程控制,硬币处理,余额计算和显示等功能。-Vending machine control system, with information on goods store, process control, coin processing, the balance of the calculation and display functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1738
    • 提供者:dong
  1. daima

    0下载:
  2. 状态机控制AD转换模块 该模块主要实现对MAX197的控制:根据设计需要对芯片进行初始化(包括写控制字选择输入电压值范围、选择通道以及工作模式),并把通道数送指示灯显示以及用键盘控制通道号(按一下,通道号加1,同时点亮相应的指示灯,循环使用个通道);控制状态机的工作时序,并置两次采集到的数据为12位数据输出,并经过锁存进程来锁存数据,最后从锁存器中把输出数据-The state machine controls AD and changes the module this module ma
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2771
    • 提供者:万俟斌
  1. sellmachine

    0下载:
  2. 自动售货机,程序很完美,功能:货物信息存储,进程控制,硬币处理,余额计算,显示等功能-sell machine ,in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1677
    • 提供者:zhuzi
  1. vhdl1

    0下载:
  2. VHDL的几种状态机,双进程单进程以及其它类型。-Several VHDL state machine, dual-process single process, as well as other types.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2212
    • 提供者:thqchinaxy
  1. traffic

    0下载:
  2. 交通灯 vhdl 进程
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:865844
    • 提供者:吴小平
  1. VHDL

    0下载:
  2. VHDL语法入门 1.1 VHDL程序构件 1.2 文法规则 1.3 数据对象及类型 1.4 运算符与表达式 1.5 VHDL语句 1.6 进程与子程序 1.7 资源库与程序包-Introduction to VHDL syntax 1.2 Component 1.1 VHDL procedures grammar rules and type of data object 1.3 Operators 1.4 and 1.6 Expression 1.5 VHDL p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:21583
    • 提供者:王强
  1. 9999jishu

    0下载:
  2. VHDL语言编程,7段共阴数码管显示(四个数码管) 其中使用的是进程语句,使用MAX+puls编程。-VHDL language programming, a total of 7 negative digital display (four digits) which is used in the process of language, the use of MAX+ puls programming.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1149
    • 提供者:liliang
  1. Vending_machine_simulation

    0下载:
  2. 自动售货机VHDL程序与仿真,功能包括货物信息存储,进程控制,硬币处理,余额计算,显示等功能-Vending machine simulation of VHDL procedures and functions, including cargo information storage, process control, coin handling, balance calculation, display and other functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:143401
    • 提供者:葛棋棋
  1. vhdl

    0下载:
  2. 用到了硬件的读写进程,多端口的地址分配,有限资源的计数器编写-Use of the hardware to read and write process, the multi-port addresses allocation of limited resources to prepare counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:363432
    • 提供者:
« 12 3 »
搜珍网 www.dssz.com