搜索资源列表
config_controller
- 用VHDL硬件描述语言实现的对FPGA（Cyclone II）的配置的VHDL源代码。-VHDL hardware descr iption language for FPGA (Cyclone II) configurations VHDL source code.
CRC校验参考设计_xilinx_vhdl
- 可配置CRC参考设计 xilinx提供的VHDL-configurable CRC reference design for Xilinx VHDL
generic_fifos
- 用HDL语言编写的通用fifo源码，通过对fifo的宽度和深度进行配置，可以产生我们所需要的fifo，还包括fifo的测试程序和仿真Makefile脚本-with HDL prepared by the General fifo source, fifo of the breadth and depth configuration, can produce what we need fifo. also included fifo testing procedures and simulatio
dacconf.rar
- 通信中常用的AD9857芯片的FPGA配置源码VERILOG实现,Communications commonly used in the AD9857 chip FPGA realization of VERILOG source configuration
aic23配置程序
- 可配置aic23b，请自行更改参数
jiyu-FPGA-dianziqin
- 1) 主芯片：Altera 的FLEX10K20TC144-4 STC89C58RD+。 2) 要求扩展键盘接口电路,可以实现电子琴的一般功能，进行乐曲的手动演奏，此外还应该具有存储功能，可以将演奏的乐曲进行存储并在人工控制下进行回放。 3) 完成系统方案设计。 4) 编制相应的VHDL程序并进行相应的仿真工作，完成系统的调试工作。 5) 编写51系统程序，完成初始化、系统控制等功能。 6) 利用51系统实现系统的在线配置。 7) 发挥部分 可以进行乐曲的自动演奏。
FSCQ1565RP
- FSCQ1565RP J TAG驱动算法是MCU 以J TAG模式配置FPGA 的关 键。算法调用SVF 配置文件,解释其中的语法规范,生成严 格的TAP 总线时序,驱动MCU 的通用I/ O 管脚来完成对 FPGA 的配置。其中TAP 时序是算法设计和实现调试的一 个主要方面,时序关系[ 2 ]如图3 所示。-FSCQ1565RPJ TAG-driven algorithm is MCU to configure the FPGA model J TAG key. Algo
FPGA
- 这些课件可以作为对FPGA有兴趣的人学习的入门资料，包含EDA的概述、FPGA结构与配置、VHDL语言、QuartusII软件、SOPC和NIosII嵌入式处理器设计、DSP Builder系统设计工具等内容-These courseware on the FPGA can be used as those who are interested in learning introductory information, including EDA overview, FPGA structure
FPGA2SRAM
- 利用FPGA向SRAM中传输数据，可用于FPGA芯片的初始化和配置-The use of FPGA to transmit data to the SRAM, FPGA chips can be used for initialization and configuration
FpgaConfig_CS_20090508
- 自己写的一个使用单片机配置FPGA的上位机C#代码，使用串口通讯。-Wrote it myself, using a microcontroller to configure FPGA-Host Computer C# code, the use of serial communication.
tta
- 基于移动触发结构设计的可配置专用处理器的实现。-Trigger structural design based on mobile-specific processor can be configured to achieve.
parameter_uart_rx
- 串口接收模块，可以通过parameter，参数化配置传输速率、传输位宽和校验。采用Verilog语音编程实现。使用者根据串口的要求配置好参数，并根据缓冲的大小配置FIFO就可以使用。对帧错误（停止位不为高），检验错误和读FIFO超时（FIFO满的情况下，有新的数据到）等现象进行了检查。(UART serial receiver module, through parameter, configuration parameters of the transmission rate, Data wi
DS18B20
- 配置DS18B20的FPGA的简易代码，方便移植和修改。(Configure the FPGA code for DS18B20)
AD9883 iic_v1.0_for_sim
- 程序用于配置AD9883芯片寄存器，采用iic协议。 FEATURES Industrial Temperature Range Operation 140 MSPS Maximum Conversion Rate 300 MHz Analog Bandwidth 0.5 V to 1.0 V Analog Input Range 500 ps p-p PLL Clock Jitter at 110 MSPS 3.3 V Power Supply Full Sync Proces
SRAM_OK
- SRAM配置OV7620帧缓存并包含VGA输出文件(SRAM configuration OV7620 frame cache)
xapp502配置例程
- FPGA配置例程，VHDL语言，使用CPLD对FPGA进行配置(The FPGA configuration routine, VHDL language, using CPLD on the FPGA configuration)
5.44业务配置
- 是一种常用的router acl配置，就是一种常用的router acl配置(It's a common router ACL configuration, a common router ACL configuration)
device_dri
- 该程序结合iic驱动程序，可用自动检测硬件的寄存器配置参数是否正确，项目中已使用过(With the IIC driver, the program can automatically detect whether the hardware's register configuration parameters are correct. The program has been used in the project.)
adc_cfg
- adc器件ads62p49配置代码，已在工程中验证可用(Temperature sensor DS18B20 parses the code, has verified the ADC device configuration code, has been verified available)
AD9361
- AD9361资料文档及其寄存器配置参数文档(Ad9361 data and configuration parameter document)