CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 重构

搜索资源列表

  1. CPLD

    0下载:
  2. 摘要:本文主要介绍以CPLD 芯片进行十字路口的交通灯的设计,用CPLD 作为交通灯控制器的主控芯片,采用VHDL 语言编写控制程序,利用CPLD的可重复编程和在动态系统重构的特性,大大地提高了数字系统设计的灵活性和通用性。 关键词:CPLD;VHDL;交通灯控制器 中图分类号:TP39 Abstract :This paper introduces the electronic-traffic lamp, which is based on the VHDL and is co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:35244
    • 提供者:jimmy
  1. waveletcg_example

    0下载:
  2. 一维小波变换一层重构,实现MALLAT算法重构,经测试完全正确。-Layer of one-dimensional wavelet transform reconstruction algorithm to achieve MALLAT reconstruction, tested entirely correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1703830
    • 提供者:羽凡
  1. cg2j_example

    0下载:
  2. 实现小波变换mallat算法2层重构,经测试完全正确。-Mallat implementation of wavelet transform reconstruction algorithm 2 layer has been tested is correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2704190
    • 提供者:羽凡
  1. dspbuilder

    0下载:
  2. 此文件配合小波变换mallat算法分解重构使用,能够完成整个设计。-This file with the wavelet transform decomposition and reconstruction algorithm mallat used to complete the entire design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-08
    • 文件大小:15400313
    • 提供者:羽凡
  1. config_handbook

    0下载:
  2. Altera 下的FPGA动态重构的配置方法文档,内有各种Altera下的FPGA芯片连接方式-Altera FPGA dynamic reconfiguration under the configuration document, there are a variety of Altera FPGA chip connections under
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:7053683
    • 提供者:leeshow
  1. FPGA_CPL

    0下载:
  2. FPGA_CPLD在线实时自主可重构系统技术及其在软测量中的应用-FPGA_CPLD line real-time self-reconfigurable system technology and its application in soft sensor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:485367
    • 提供者:SIS
  1. FPGST

    0下载:
  2. FPGA的时延故障测试方法 BIST的动态可重构-FPGA delay fault test method of dynamically reconfigurable BIST
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:318752
    • 提供者:tive
  1. base-on-FPGA-embeded-system-design

    0下载:
  2. 摘 要: 可编程片上系统设计是一个崭新的、富有生机的嵌入式系统设计技术研究方向。本文在阐述可编程逻辑器件特点及其发展趋势的基础上,探讨了智力产权复用理念、基于嵌入式处理器内核和xilinx FPGA的SOPC软硬件设计技术,引入了基于英特网可重构逻辑概念并提出了设计实现方法,为基于FPGA的嵌入式系统设计提供了广阔的思路。-Abstract: Programmable System on Chip design is a new and vibrant direction of embedded
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:66866
    • 提供者:李立
  1. reconfigurable-computing

    0下载:
  2. 面向图像处理的可重构计算系统结构 大连理工大学硕士论文 -For image processing reconfigurable computing architecture master' s thesis, Dalian University of Technology
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3131897
    • 提供者:王传伟
  1. top

    0下载:
  2. 动态可重构的顶层设计,给出了所有的静态逻辑和端口设计啊-top design for PR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:965
    • 提供者:许飞
  1. renconfig_pcie

    0下载:
  2. fpga可重构的pcie总线快速配置,动态可重构与静态逻辑的接口-fpga reconfigurable pcie bus rapid configuration, dynamically reconfigurable and static logic interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:16525
    • 提供者:arraewerh
  1. PR-user-guide12.3

    0下载:
  2. 可重构fpga用户使用指南,详细介绍开发流程。-Reconfigurable fpga user guide, detailing the development process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:2279018
    • 提供者:caixuanxian
  1. Reconfigurablefliter

    0下载:
  2. 自己编写的SystemC源代码,拥有五级流水线的可重构图像滤波器,支持两种图像滤波算法,中值滤波和邻域平均滤波,支持算法配置-I have written SystemC source code, the reconfigurable image filter has a five-stage pipeline, supports two types of image filtering algorithms, median filtering and neighborhood average
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:18989126
    • 提供者:SuperWang
  1. ARM-FPGA-motion-control

    0下载:
  2. 介绍了一种基于 和 的嵌人式机器人运动控 制器的可重构设计方法 , 给出了控制器的结构设计、 功能设计和硬件设计 , 提出了由 微控制器通过 配置 的方法 , 以 及介绍了嵌人式操作系统 拜 一 在控制器中的应用 充分利用 微处理器高速运算能力和 的快速配置能力 , 大大减少 了 系统的外围接口器件 , 有效地降低了成本 , 提高了系统的集成度和灵活性 , 便于用户实现较为复杂的算法 实验表明 , 控制器性能可靠-Based reconfigura
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:287672
    • 提供者:gaoyong
  1. MAC-protocol-based-on-ARM-and-FPGA

    0下载:
  2. 一种基于ARM和FPGA的可重构MAC协议设计,以及各功能模块介绍-A reconfigurable MAC protocol design based on ARM and FPGA, as well as introduce the functional modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:363038
    • 提供者:huangzhifeng
  1. CSOMP

    1下载:
  2. 压缩感知稀疏信号的重构代码,用到OMP算法实现过程-Compressed sensing reconstruction of sparse signal code, used in the process of OMP algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4217080
    • 提供者:陈亭玉
搜珍网 www.dssz.com