CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 485通信

搜索资源列表

  1. RS485EN

    0下载:
  2. RS485的双向通信处,正在为此头疼的同学们可要注意了,这个可以解决你们双向通信过程中的很多问题哦-Two-way RS485 communications, the headache is to this end they' ll pay attention to the students, this two-way communication you can solve many problems in the course of oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:147.67kb
    • 提供者:江山
  1. 80C51_1

    0下载:
  2. 1.异步通信软件模拟2.基于RS-232的串口通信3.基于RS-485的多机通信4. I2C总线协议的软件实现5. SPI总线在单片机系统中的实现6.-wire-1. Asynchronous communication software simulation 2. Based on the RS-232 serial communication 3. Based on the RS-485 Multi-machine communication 4. I2C bus protocol soft
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:62.74kb
    • 提供者:hdm
  1. RS485

    0下载:
  2. /DM430-L型开发板RS485通信实验,通过开发板与电脑进行数据通信,485接在UART1上-/ DM430-L-type development board RS485 communication experiment, through the development board and computer data communications, 485 connection of the UART1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:21.58kb
    • 提供者:陈尚权
  1. RS485

    0下载:
  2. 此程序用UART1外扩MAX485实现RS-485通信,运行前将TX1和P00 短接,RX1和P01短接,当接收到一个数据后,再将接收到的数据送出。-Expand this program in use UART1 MAX485 RS-485 communication, running before the TX1 and P00 short, short RX1 and P01, then the received data when the receiver to a data send.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.74kb
    • 提供者:songjun
  1. tongxin485

    1下载:
  2. 关于Verilog语言学习-485通信程序-Verilog on language learning-485 communication program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.03mb
    • 提供者:pyg
  1. NIOSII

    0下载:
  2. 用NoisII软核实现超声波测距的时序和485通信-Soft-core with NoisII timing and realization of ultrasonic distance measurement 485
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.48mb
    • 提供者:XiaoV
  1. GPS

    0下载:
  2. 本程序实现功能为接受GPS接收机时间信息,并编码形成IRIG-B时间码,同时跟设备总线通过485进行通信。包括原理图,单片机程序及CPLD程序。-This program implements functionality GPS receiver for receiving the time information, and encoding IRIG-B time code is formed, while with the device 485 to communicate via the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:453.9kb
    • 提供者:jiawenjing
搜珍网 www.dssz.com