CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 51 时钟

搜索资源列表

  1. Freq_kx11

    0下载:
  2. 用51单片机的定时计数器0脉冲进行计数,并用LCD1602显示,如果脉冲特性好,精度可以达到1Hz,带宽1Hz-50KHz(系统时钟12M)-With 51 SCM timing counter pulse count, and 0 LCD1602 shows that if the pulse, precision can reach 1Hz, 1Hz bandwidth 50KHz- 12M clock (system).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.21kb
    • 提供者:Julia
  1. LCD

    0下载:
  2. LCD定时小闹钟,通过51和1302时钟芯片-LCD timer small alarm clock, clock chips by 51 and 1302
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:124.53kb
    • 提供者:hxh
  1. rar

    0下载:
  2. 51单片机实现的时钟,有调时和秒表功能,用vhdl语言实现-51 MCU clock, and stopwatch function when it has been argued, with vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:53.06kb
    • 提供者:王雨辰
  1. uc_51_small

    0下载:
  2. uc-osii在51上的移植程序好使的经过测试,并实现时钟的功能,不过51RAM太小,进行了片上扩展-uc-osii transplant program in the 51' s so that' s been tested, and the clock function, but 51RAM too small for the on-chip expanded
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:210.5kb
    • 提供者:郭明伟
  1. 51_clock_C

    0下载:
  2. 51 单片机 12个led循环移动显示 4位共阳数码管 时钟显示C 程序-51 single cycle of 12 led moving display four common anode LED clock display C program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:32.06kb
    • 提供者:tangxuewen
  1. 51LCD-adjustable-clock

    0下载:
  2. 51单片机液晶显示可调时钟,用于AT89S51液晶显示,可供参考-51 single-chip LCD adjustable clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.24kb
    • 提供者:william
  1. LPC900_SPI

    0下载:
  2. LPC900 FLASH单片机,是PHILIPS公司推出的一款高性能、微功耗51内核单片机,主要集成了字节方式的I2C总线、SPI总线、增强型UART接口、实时时钟、E2PROM、A/D转换器、ISP/IAP在线编程和远程编程方式等一系列有特色的功能部件。-LPC900 FLASH MCU is PHILIPS company introduced a high performance, micro-power 51-core chip, a byte-oriented major integr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:177.15kb
    • 提供者:
  1. 51-clock

    0下载:
  2. 以8951单片机为主的时钟系统,包含动态led显示,按键-To 8951 microcontroller based clock system, including dynamic led display, 4 × 4 button
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:60.79kb
    • 提供者:yoyo
  1. 2

    2下载:
  2. 设计一个具有时、分、秒计时的电子钟,按24小时计时。要求: (1)数字钟的时间用六位数码管分别显示时、分、秒; (2)用两个控制键,对数字钟分别进行分、时校正; (3)具有仿广播电台整点报时的功能。即每逢59分51秒、53秒、55秒及57秒时,发出4声500Hz低音,在59分59秒时发出一声1kHz高音,它们的持续时间均为1秒。最后一声高音结束的时刻恰好为正点时刻。 (4)具有定时闹钟功能,且最长闹铃时间为1分钟。要求可以任意设置闹钟的时、分;闹铃信号为500Hz和1kHz的方波信号,两
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:51kb
    • 提供者:LIMBO2K
搜珍网 www.dssz.com