CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - FIRST AND FOLLOW

搜索资源列表

  1. yufafenxiqi

    0下载:
  2. 该程序能求出任意给定的文法的所有非终极符和终极符的first集,所有非终极符的follow集,所有语句的select集,能求出能导空的非终极符集合。给定任意字符串该程序能判定出是否能接受。由于空符号不好输入,在程序中用到空符号全部用@表示。-The program can calculate any given grammar of all non-ultimate breaks and the ultimate symbol of the first set, all non-ultimate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4.64kb
    • 提供者:徐禄
  1. FIFO

    0下载:
  2. 先入先出队列(First Input First Output,FIFO)这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。-FIFO queue (First Input First Output, FIFO) which is a traditional sequential execution method, first enter the command to finish and retire, only to follow the implementatio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:881byte
    • 提供者:吴海勇
  1. CaiDeng

    0下载:
  2.   设计一个控制电路来实现8路彩灯按照一定的次序和时间间隔闪烁。具体要求如下:   1、当控制开关为0时,灯全灭;当控制开关为1时,从第一盏开始,依次点亮,时间间隔为1秒。期间一直保持只有一盏灯亮、其他灯全灭的状态。   2、8盏灯依次亮完后,从第8盏开始依次灭,期间一直保持只有一盏灯灭、其他灯全亮的状态。   3、当8盏灯依次灭完后,8盏灯同时亮同时灭,其时间间隔为0.5秒,并重复4次。   4、只要控制开关为1,上述亮灯次序不断重复。-Designing a control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.03mb
    • 提供者:zchui
  1. FIFO

    0下载:
  2. First Input First Output的缩写,先入先出队列,这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。-The abbreviation of the first input first output, the first in first out queue, which is a traditional sequential execution method, first enter the command to finish and retire
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.11kb
    • 提供者:王衎秋
搜珍网 www.dssz.com