CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - ddr test

搜索资源列表

  1. ddr_cntl_a_withtb

    1下载:
  2. arm控制FPGA的DDR测试代码,共享一下-arm control FPGA DDR test code sharing what
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.28mb
    • 提供者:yourname
  1. leon3-altera-ep2s60-ddr

    0下载:
  2. This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM. As of this time, the DDR interface only works up to 120 MHz. At 130, DDR data can be read but not written. NOT
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:112.09kb
    • 提供者:king.xia
  1. ddrsdram_verilog

    0下载:
  2. 内附doc是DDR SDRAM 参考设计文档;model包含SDRAM Verilog的模型;simulation包含verilog测试平台、modelsim工程文、设计库函数;source包含verilog源文件;synthesis包含工程的综合文件 。-Enclosing the doc is a DDR SDRAM reference design documentation model contains SDRAM Verilog model simulation with veri
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:734.49kb
    • 提供者:陈少华
  1. DDR_SDRAM_controller

    0下载:
  2. DDR SDRAM控制器的VHDL源代码,含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:128.83kb
    • 提供者:xbl
  1. DDRSDRAMControllerverilogcode

    0下载:
  2. 这个设计是使用Virtex-4实现DDR的控制器的,设计分为三个主要模块:Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,当然还有测试模块。-This design is the use of Virtex-4 implementation of the DDR controller, the design is divided into three main modules: Fron
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:465.64kb
    • 提供者:fdasfds
  1. DDRSDRAM_VHDL

    0下载:
  2. 内附doc是DDR SDRAM 参考设计文档;model包含SDRAM VHDL的模型;simulation包含VHDL测试平台、modelsim工程文、设计 库函数;source包含vhdl源文件;synthesis包含工程的综合文件。-Enclosing the doc is a DDR SDRAM reference design documentation model contains SDRAM VHDL model simulation with VHDL test benc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:866.46kb
    • 提供者:陈少华
  1. ddr2_controller

    0下载:
  2. DDR2控制器设计原码,可以在FPGA上测试通过,并对外部的ddr memory进行读写访问.-DDR2 controller design of the original code, can be tested through the FPGA, and external ddr memory read and write access.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:50.93kb
    • 提供者:yanxp
  1. DDRDDRIITest

    0下载:
  2. DDR&DDRII测试技术分析,来自安捷伦,有助于提高测试水平。-DDR & DDRII testing technical analysis, from Agilent to help increase test levels.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:821.57kb
    • 提供者:木木
  1. TEST-BENCH.vhd

    0下载:
  2. test bench for ddr 1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.55kb
    • 提供者:shiva
  1. ddr_ram

    0下载:
  2. ddr_ram, ddr 工程调试文件,和测试向量激励-ddr_ram, ddr engineering code and test incentives document
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.4kb
    • 提供者:张雷
  1. ddr3_mig8

    0下载:
  2. fpga实现ddr数据收发测试,完整的工程,下载解压后,即可正确运行,已多次验证无误(FPGA DDR data receive and receive test, complete engineering, download and unzip, can run correctly, has been verified many times)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:15.37mb
    • 提供者:大木瓜
  1. PS2

    0下载:
  2. Nexys 4 DDR上的鼠标接受测试程序(The mouse acceptance test program on Nexys 4 DDR)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:5kb
    • 提供者:cocoon
搜珍网 www.dssz.com