CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - error correction

搜索资源列表

  1. 一些译码器源代码

    0下载:
  2. 内有LED译码器,汉明纠错译码器,地址译码器,最高优先译码器,双2-4译码器等VHDL的源代码-decoder, Hamming error correction decoder, address decoder, the highest priority decoder, dual 2-4 decoder such as VHDL source code
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.81kb
    • 提供者:蔡孟颖
  1. rs_decoder_31_19_6.tar

    1下载:
  2. Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols. Error correction capability (t) : 6 symbols One symbol represents 5 bit. Uses GF(2^5) with primitive polynomial p(x) = X^5 X^2 + 1
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-22
    • 文件大小:13.91kb
    • 提供者:孟轲敏
  1. xuhuanjiucuo

    0下载:
  2. 循环纠错码译码器VHDL代码。通信方面FPGA设计基础代码。-cycle error correction decoder VHDL code. Communications FPGA design code base.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.79kb
    • 提供者:尹以茳
  1. hamming_encodeadecode

    1下载:
  2. 用Verilog语言编写的对m序列进行汉明码编译码的程序。具体实现为产生m序列后对其进行(7,4)汉明码编码并加错,然后将其纠错译码并输出,详细过程见仿真。-Written by Verilog m sequence of procedures for coding and decoding Hamming codes. Concrete realization of m sequence to produce its (7,4) hamming code and a mistake, and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:301.46kb
    • 提供者:周杰奏
  1. gen_ecc

    0下载:
  2. ecc generator Error Correction Coding -ecc generator Error Correction Coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.04kb
    • 提供者:xing
  1. auk_rtprx-v3.1.0.tar

    0下载:
  2. The Altera(R) RTP Receiver function implements a buffer for received RTP packets. Duplicated and re-ordered packets are corrected. Missing packets can be fixed using Pro-MPEG Code of Practice #3 Forward Error Correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.31mb
    • 提供者:Seok Hoon Shin
  1. tpc

    1下载:
  2. turbo product code used in error correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:248.5kb
    • 提供者:ansh
  1. CRCDecoding

    0下载:
  2. CRC检错程序。只能检错不能纠错。(40,32)的分组码检错,反馈函数:x8+x7+x4+x3+x+1-CRC error detection process. Not only error detection correction. (40,32) and block code error detection, feedback function: x8+ x7+ x4+ x3+ x+1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:143.52kb
    • 提供者:李雪茹
  1. bchencodeanddecodewitcorrection

    0下载:
  2. bch encode and decode wit error correction for bch(255,233)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.66mb
    • 提供者:sandeep
  1. ass1_2_hamming

    0下载:
  2. Hamming codes are a class of binary linear codes. They can detect up to two simultaneous bit errors, and correct single-bit errors. In particular, a single-error-correcting and double error detecting variant commonly referred to SECDED.-a) Develop a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.08mb
    • 提供者:wei chenghao
  1. pie

    0下载:
  2. 自己设计的RFID中的PIE编码,如果有错误欢迎改正。希望能给大家带来帮助。-RFID in their own design PIE encoding, if the error correction welcome. Hope that we can bring help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.18kb
    • 提供者:成杰
  1. BCH-dec

    0下载:
  2. 基于C的BCH纠错码研究,已经做了调试,和你好用。-C-based study of the BCH error correction code, debugging has been done, and Hello to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-11-21
    • 文件大小:1kb
    • 提供者:
  1. The-Serial-communication-

    0下载:
  2. 随着多微机系统的应用和微机网络的发展,通信功能越来越显得重要。串行通信是在一根传输线上一位一位地传送信息.这根线既作数据线又作联络线。串行通信作为一种主要的通信方式,由于所用的传输线少,并且可以借助现存的电话网进行信息传送,因此特别适合于远距离传送。在串行传输中,通信双方都按通信协议进行,所谓通信协议是指通信双方的一种约定。约定对数据格式、同步方式、传送速度、传送步骤、纠错方式以及控制字符定义等问题做出统一规定,通信双方必须共同遵守。-With the application of multi-
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.17kb
    • 提供者:张弘
  1. IC_Viterbi

    0下载:
  2. forward error correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:32.53kb
    • 提供者:mehdi
  1. my_viterbi

    0下载:
  2. forward error correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:282.24kb
    • 提供者:mehdi
  1. BCH

    1下载:
  2. BCH 是纠错能力可控的纠错编码,是循环码的子类. 介绍了BCH 码的编码原理和设计方法,在特定信道和调制方式下对经过BCH 编码的系统进行仿真,分析BCH 码在特定信道下的编码增益.-BCH is error correction ability of controllable error correction coding, is a subclass of cyclic code. Introduces BCH code coding principle and design method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:252.03kb
    • 提供者:周明新
  1. m_sequence

    0下载:
  2. 用verilog语言描述了M序列(伪随机通信)的编码、解码、纠错等功能,本人通过了Quartus II 以及Modelsim的仿真。-Verilog language descr iption of the M sequence (pseudo-random communication) encoding, decoding, error correction, I passed the Quartus II and Modelsim simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:5.74kb
    • 提供者:周青晖
  1. Performance-Analysis-of-(63-56)-Bch-Code-Using-mu

    0下载:
  2. BCh code for error correction contro-BCh code for error correction controll
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.94mb
    • 提供者:Amit
  1. adaptive_lms_equalizer_latest.tar

    0下载:
  2. least mean square algorithm for error correction coding technique
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:25.21kb
    • 提供者:Thirumal
  1. zifujiance

    0下载:
  2. 数电仿真实验,实现序列信号发生器,字符检测,纠错电路,串并转换等功能-Number of electrical simulation sequence signal generator, character detection, error correction circuits, SERDES functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:198.99kb
    • 提供者:耿如月
« 12 »
搜珍网 www.dssz.com