CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - error correction code

搜索资源列表

  1. 一些译码器源代码

    0下载:
  2. 内有LED译码器,汉明纠错译码器,地址译码器,最高优先译码器,双2-4译码器等VHDL的源代码-decoder, Hamming error correction decoder, address decoder, the highest priority decoder, dual 2-4 decoder such as VHDL source code
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.81kb
    • 提供者:蔡孟颖
  1. xuhuanjiucuo

    0下载:
  2. 循环纠错码译码器VHDL代码。通信方面FPGA设计基础代码。-cycle error correction decoder VHDL code. Communications FPGA design code base.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.79kb
    • 提供者:尹以茳
  1. hamming_encodeadecode

    1下载:
  2. 用Verilog语言编写的对m序列进行汉明码编译码的程序。具体实现为产生m序列后对其进行(7,4)汉明码编码并加错,然后将其纠错译码并输出,详细过程见仿真。-Written by Verilog m sequence of procedures for coding and decoding Hamming codes. Concrete realization of m sequence to produce its (7,4) hamming code and a mistake, and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:301.46kb
    • 提供者:周杰奏
  1. auk_rtprx-v3.1.0.tar

    0下载:
  2. The Altera(R) RTP Receiver function implements a buffer for received RTP packets. Duplicated and re-ordered packets are corrected. Missing packets can be fixed using Pro-MPEG Code of Practice #3 Forward Error Correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.31mb
    • 提供者:Seok Hoon Shin
  1. tpc

    1下载:
  2. turbo product code used in error correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:248.5kb
    • 提供者:ansh
  1. CRCDecoding

    0下载:
  2. CRC检错程序。只能检错不能纠错。(40,32)的分组码检错,反馈函数:x8+x7+x4+x3+x+1-CRC error detection process. Not only error detection correction. (40,32) and block code error detection, feedback function: x8+ x7+ x4+ x3+ x+1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:143.52kb
    • 提供者:李雪茹
  1. bch-coding

    0下载:
  2. In this project, we are implementing the error detection and correction using BCH code (Bose Chaudhuri Hocquenghem). Using VHDL and targeted on FPGA for synthesis of the code. The encoder and decoder combine called as a codec.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-10
    • 文件大小:5.88mb
    • 提供者:venkata vijay
  1. BCH-dec

    0下载:
  2. 基于C的BCH纠错码研究,已经做了调试,和你好用。-C-based study of the BCH error correction code, debugging has been done, and Hello to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-11-21
    • 文件大小:1kb
    • 提供者:
  1. Hamming

    0下载:
  2. 7bit Hamming code decoder, error detection and correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.69kb
    • 提供者:Alessandro
  1. BCH

    1下载:
  2. BCH 是纠错能力可控的纠错编码,是循环码的子类. 介绍了BCH 码的编码原理和设计方法,在特定信道和调制方式下对经过BCH 编码的系统进行仿真,分析BCH 码在特定信道下的编码增益.-BCH is error correction ability of controllable error correction coding, is a subclass of cyclic code. Introduces BCH code coding principle and design method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:252.03kb
    • 提供者:周明新
  1. Performance-Analysis-of-(63-56)-Bch-Code-Using-mu

    0下载:
  2. BCh code for error correction contro-BCh code for error correction controll
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.94mb
    • 提供者:Amit
  1. bch_dec_enc_dcd_latest.tar

    0下载:
  2. BCH译码器设计源代码,它能实现对两位错误的纠正。这是最新版本。-The BCH decoder design source code, it can achieve the two error correction. This is the latest version.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1015.61kb
    • 提供者:jiangxingtong
  1. encoder

    0下载:
  2. RS(7,3,4),码长七位,信息位三位,纠错位四位,经过验证成功-RS (7,3,4), the code length of seven, three of information bits, bit error correction four proven successful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:746byte
    • 提供者:郑志聪
  1. verilog-juanjima

    1下载:
  2. 卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog  HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快-Convolutional code is an important forward error correction channel coding method, and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:10kb
    • 提供者:邓博于、
  1. ECC

    0下载:
  2. 基于汉明码的ECC纠错算法,可纠错1位,供参考(An ECC error correction algorithm based on hamming code can be used for reference)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:1kb
    • 提供者:一粒尘埃
  1. 2bit_ecc

    0下载:
  2. 基于BCH码的ECC纠错算法,可纠错2位错误码,供参考(Based on BCH code ECC error correction algorithm, two error codes can be corrected for reference.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:24kb
    • 提供者:一粒尘埃
搜珍网 www.dssz.com