CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - fixed-point floating-point

搜索资源列表

  1. tAtan2Cordic.rar

    1下载:
  2. 是codic算法实现atan的C程序,包括定点和浮点程序,已经通过验证。,Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:3.16kb
    • 提供者:张堃
  1. tSinCordic

    1下载:
  2. 是codic算法实现Sin的浮点C程序,包括定点和浮点程序,已经通过验证.-Sin is codic floating-point algorithm C procedures, including fixed-point and floating-point procedures, has been validated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:5.36kb
    • 提供者:张堃
  1. mtd

    0下载:
  2. MTD定点浮点仿真,可直接用于fpga算法的仿真程序,产生了扫频信号,仿真直接输出系统频率响应函数,为系统测试带来好处-MTD fixed-point floating-point simulation, fpga algorithm can be used directly in the simulation program to produce a sweep signal, the direct simulation output system frequency response fun
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:6.88kb
    • 提供者:何亮
  1. fix2float_signed

    0下载:
  2. VHDL语言,有符号定点数转化为浮点数,Pavle Belanovic教授编写-Conversion from signed fixed-point to floating-point representation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:3.06kb
    • 提供者:刘畅
  1. float_fixnumber

    0下载:
  2. 将15位(1,5,9)格式的浮点数转换成18位的定点数-To 15 (1,5,9) floating-point format into 18 fixed points
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:365.57kb
    • 提供者:陈晓
  1. vhdl-floating-pt

    0下载:
  2. code for fixed & floating point-code for fixed & floating point........
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:19.36kb
    • 提供者:nagesh
  1. Cordic_matlab

    0下载:
  2. 实现自然对数运算的cordic算法的matlab浮点仿真,以及针对FPGA硬件平台的定点仿真测试-Achieve natural logarithm of cordic algorithm matlab floating point emulation, and FPGA hardware platform for fixed-point simulation testing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.71kb
    • 提供者:dutiao
  1. eetop.cn_利用FPGA实现浮点运算的verilog代码

    0下载:
  2. 计算机里整数和小数形式就是按普通格式进行存储,例如1024、3.1415926等等,这个没什么特点,但是这样的数精度不高,表达也不够全面,为了能够有一种数的通用表示法,就发明了浮点数。 浮点数的表示形式有点像科学计数法(*.*****×10^***),它的表示形式是0.*****×10^***,在计算机中的形式为 .***** e ±***),其中前面的星号代表定点小数,也就是整数部分为0的纯小数,后面的指数部分是定点整数。利用这样的形式就能表示出任意一个整数和小数,例如1024就能表示成0.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:127kb
    • 提供者:哒啦啦啦
  1. 滤波器实验报告

    1下载:
  2. 设计一个 1MHz 的 FIR 低通滤波器。 要求: ① 时钟信号频率 16MHz; ② 输入信号位宽 8bits,符号速率 16MHz ③ 要求在 Matlab 软件中进行 FIR 滤波器浮点和定点仿真,并确定 FIR 滤波器抽头系数 ④ 写出测试仿真程序。(Design a 1MHz FIR low pass filter. Requirements: (1) clock signal frequency 16MHz; (2) input signal bit width
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-10
    • 文件大小:334kb
    • 提供者:羊羊驼
  1. 哈夫曼编码器设计实验报告

    2下载:
  2. 要求对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。 ①组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。比如5对应0101,9对应1001。 ②输入数据序列的长度为256。 ③先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。(Design a 1MHz FIR low pass filter. Huffman coding is required for a section of data sequence to m
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-12-04
    • 文件大小:178kb
    • 提供者:羊羊驼
搜珍网 www.dssz.com