CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - http 下载

搜索资源列表

  1. quartusII8.0_crack.rar

    0下载：
  2. quartusii8.0正式版破解器,正式版可到官网去下载。http://www.altera.com.cn/,quartusii8.0_crack

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-02
    • 文件大小：15548
    • 提供者：hanhaili

  1. VHDL语言实现的arm内核

    1下载：
  2. 5个ram核，arm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内核，verilog写的，有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7核心，结构良好，简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目，国防科技大学牛人ShengYu Shen写的，原来放在opencores上，

  3. 所属分类：VHDL编程

    • 发布日期：2013-12-29
    • 文件大小：1152489
    • 提供者：YeZiqiang

  1. recuart_50m

    0下载：
  2. 本代码功能为实现接收PC发送的串口数据功能 程序通过quartusII 8.1编译，使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 （开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm） 有需要的朋友可以下载参考-The code functions to achieve the receivi

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-30
    • 文件大小：47837
    • 提供者：huangbin

  1. VGA_test50m

    0下载：
  2. 本代码功能为实现VGA显示功能，即实现在显示器上显示640*480彩条。 程序通过quartusII 8.1编译，使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 （开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm） 有需要的朋友可以下载参考-The code functions to achi

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-29
    • 文件大小：47469
    • 提供者：彬杰科技

  1. IR

    0下载：
  2. 本代码功能为实现38/30KHZ红外线接收功能 程序通过quartusII 8.1编译，使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 （开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm） 有需要的朋友可以下载参考-The code functions to achieve 38/30KHZ

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-07
    • 文件大小：79055
    • 提供者：彬杰科技

  1. ps2test

    0下载：
  2. 本代码功能为实现接收PS2键盘编码功能。 程序通过quartusII 8.1编译，使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 （开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm） 有需要的朋友可以下载参考-The code functions to achieve the receiver

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-03
    • 文件大小：119182
    • 提供者：彬杰科技

  1. halfclk

    0下载：
  2. 本代码功能为实现输入时钟的1.5分频功能。 程序通过quartusII 8.1编译，使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 （开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm） 有需要的朋友可以下载参考-The code functions as the input clock fre

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-02
    • 文件大小：28816
    • 提供者：huangbin
搜珍网 www.dssz.com