CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - lcd iic

搜索资源列表

  1. DS1307_LCD.通过IIC总线读写实时时钟DS1307

    1下载:
  2. 通过IIC总线读写实时时钟DS1307,并把时、分、秒显示在12864液晶屏上,用的CycloneII EP2C8,Quartus环境,Through the IIC bus read and write real-time clock, DS1307, and the hours, minutes and seconds displayed on the LCD screen on the 12864, used CycloneII EP2C8, Quartus environment
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-09
    • 文件大小:1.25mb
    • 提供者:iversn
  1. 12864_i2c

    0下载:
  2. LPC2131 用IIC控制液晶 封装头文件-LPC2131 LCD package with header files IIC control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:133.62kb
    • 提供者:zsq
  1. 24C02-

    0下载:
  2. 24C02采用IIC协议进行访问,访问回来的数据在LCD1602液晶显示器中显示-24C02 IIC protocol used to access, access to back data is displayed in the LCD monitor LCD1602
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:27.5kb
    • 提供者:linjian
  1. 46-tingji

    0下载:
  2. : The operation of this program by the IIC protocol DAAD chip, read the potentiometer voltage through the LCD display and analog output, LED brightness gradient directions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:9.91kb
    • 提供者:zouxuan01
  1. scope_VGA

    0下载:
  2. 利用IIC接口的4路 ADC max1037,采集思路信号,通过在FPGA内部的构建DeltaSigma DAC软核,在VGA液晶显示屏上显示波形。 -IIC interface 4-way ADC max1037, collecting ideas signal the FPGA internal build DeltaSigma DAC soft-core VGA LCD display waveforms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.76mb
    • 提供者:
  1. VHDLshipincaijixitong

    0下载:
  2. 利用ALTIUM DESIGNER设计一个CMOS摄像头采集系统,在这个系统中将把MIPS处理器、IIC控制器、AD视频接口、LCD控制器、SRAM控制嵌入到FPGA内部实现图 1的功能结构。-Use of the ALTIUM DESIGNER designed a CMOS camera acquisition system, the MIPS processor, IIC controllers, the AD video interface, LCD controller, SRAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:502.63kb
    • 提供者:陈大伟
  1. AD9883 iic_v1.0_for_sim

    0下载:
  2. 程序用于配置AD9883芯片寄存器,采用iic协议。 FEATURES Industrial Temperature Range Operation 140 MSPS Maximum Conversion Rate 300 MHz Analog Bandwidth 0.5 V to 1.0 V Analog Input Range 500 ps p-p PLL Clock Jitter at 110 MSPS 3.3 V Power Supply Full Sync Proces
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:4.71mb
    • 提供者:kilyc
搜珍网 www.dssz.com